액텔(www.actel.co)은 지난 달 APAC 반도체 관련 기자들에게 플래시 기반의 FPGA 선두 주자로서 자사의 위치를 알리기 위한 행사의 일환으로 아시아 각국을 돌며 순회행사를 가졌다.
   순회 간담회 참석을 위해 방한한 액텔의 릭 레인(Rick Lain) APAC 전무이사는 기자들에게 “다른 FPGA 회사들과 어떻게 차별화가 되는지를 알리는데 그 목적을 두고 있으며, 제품 개발에 사용하는 플래시 기반의 FPGA가 SRAM 기반의 FPGA와 비교해서 가져다 주는 이익에 초점을 두고 있다”고 말했다. 나아가 그는 “우리가 다른 기술과 비교하는 과정은 다른 기술에 대한 비난이 아닌 단순히 각각의 기술이 갖는 이익과 각각의 기술이 어디에 적합한지에 초점을 맞추어 우리의 기술을 알리는데 그 목적이 있다”고 밝혔다.

ASIC의 NRE 비용 급격한 상승
                     …  뛰어난 안정성과 유연성으로 FPGA 경쟁력 상승

   액텔은 1985년 설립된 이래 많은 FPGA 업체들이 명멸하였지만 25년 된 3개의 업체 가운데 당당히    이름을 올리고 있다. 현재 이 회사는 플래시 기반으로 하는 다양한 제품을 선보이고 있다. 초저전력 FPGA인 이글루 (IGLOO), 저전력 FPGA인 ProASIC3, Fusion 혼합신호 FPGA 그리고 방사능에 강한 제품인 RTAX FPGA를 포함하는 제품 라인을 구축하고 있다. 특히 퓨전 혼합신호 FPGA는 업계 유일의 전력 및 시스템 관리를 위한 단일 칩에서 프로그래밍이 가능한 로직, 플래시 메모리, 아날로그 및 임베디드 ARM짋마이크로프로세서로 구성되어 있다.
    이러한 제품의 포트폴리오는 빠르게 진화하고 있는 전자업계에 적절하게 대응할 수 있음은 물론 나아가 편승을 통한 시장 확장에 좋은 위치를 확보하고 있다고 할 수 있다. 최근의 반도체 분야의 디자인 동향을 보면 새로운 제품을 디자인하는데 걸리는 시간이 과거 5년에서 1~2년으로 줄어 들고 있다. 이러한 디자인 사이클의 단축은 반도체 산업의 영역에도 커다란 변화를 가져오고 있다.
릭 레인 APAC 전무이사는 이러한 변화와 관련해서 최근의 ASIC/ASSP 사업 모델 추세에 대해 언급했다. 그는 “복잡도와 비용이 크게 증가하고 있는 가운데 디자인당 비용이 $50M~$100M에 이르게 되었으며, 45nm이하의 초미세 공정 기술을 사용할 경우 십억 달러가 훨씬 넘는 ROI를 점점 감당하기 어렵게 될 것이다” 라고 밝혔다. 또한 그는 “반도체 관련한 벤처 기업투자가 줄어들고 있는 추세이며 신규 벤처기업들이 성공하는 사례가 줄어들고 있다”고 말했다.
    결국 NRE 비용이 들지 않으면서 빠른 시장 접근, 효율과 안정성, 유연성을 제공할 수 있어서 ASIC의 틈새 시장을 공략하는 세컨드 솔루션으로만 각광을 받던 FPGA가 아닌 ASIC과 대등한 위치에서 경쟁을 할 수 있게 되었다는 것 이다. 
    마지막으로 동족 업계 간 경쟁과 관련해서 릭은 “우리의 제품은 SRAM 기반의 FPGA와는 구조적으로 다르기 때문에 지향하는 바도 다르다”고 전제하고, “우리는 아날로그를 구현하는 높은 전압을 요하는 부분에 수월하게 대처할 수 있으며, 누설 전류가 매우 작아서 전력 손실이 적다는 이점을 갖고 있다. 이런 측면에서 우리는 저전력에 초점을 맞추고 있지 칩의 사이즈 경쟁은 우리의 관심 분야가 아니다” 라고 밝혔다. 또한 그는 “우리는 현재 130nm 공정 기반의 FPGA를 출시하고 있지만 내년에 출시되는 새로운 제품에 65nm 공정 기술을 채택하게 되면  우리는 시장을 확장하기 위한 더 좋은 기회를 갖게 될 것이다”  라고 덧붙였다.
 
  이선구 기자(sunny@cyberes.co.kr)