자일링스(www.xilinx.com)는 차세대 자일링스 프로그래머블 플랫폼을 위한 토대를 발표했다. 이 플랫폼은 기존의 명령 프로그래머블(Programmable Imperative) 구동에서 가능했던 것보다 2배의 성능을 내고, 절반의 전력을 소비하는 FPGA를 시스템 디자이너에게 제공한다. 자일링스는 고성능 저전력 공정 기술, 다양한 제품에 공통된 확장형 아키텍처, 혁신적인 툴을 선택하여 28나노 기술 노드의 가치를 극대화하게 될 것이다. 따라서 고객은 비용 및 전력 예산에 맞는 ASIC급 성능의 FPGA를 가질 수 있게 되고, 간단한 디자인 마이그레이션과 IP 재사용으로 생산성도 개선할 수 있게 될 전망이다.

  오늘날 ASIC설계 및 제조에 드는 엄청난 비용, 빠르게 변화하는 표준, BOM 절감의 필요성, 하드웨어/소프트웨어 프로그래머빌리티의 필요성, 어려운 경제상황과 인력감축 등으로 인해 전자제품 설계자가 ASIC과 ASSP의 대안으로 FPGA를 찾을 수 밖에 없는 환경이 조성되고 있다. 자일링스는 이를 명령 프로그래머블 동향의 컨버전스라고 일컫는다.
  동시에 전원관리와 시스템 비용 및 성능이 미치는 영향도 오늘날 전기 시스템 설계자와 제조업체의 최대의 관심사가 되고 있다. 경쟁이 심화될수록 전력소비를 줄이고 열 소산을 관리하면서 가격 및 성능 면에서 한 발 더 앞서 나아가는 것은 필수다.

  빅터 펭(Victor Peng) 자일링스 프로그래머블 플랫폼 개발 수석 부사장은 “28나노 노드에서 정적 전력은 디바이스의 총 전력 소산에서 매우 중요한 부분이며, 때로는 지배적인 요소가 되기도 한다. 사용 가능한 시스템의 성능과 기능을 더욱 크게 키울 수 있는 열쇠는 전력소비 컨트롤에 있기 때문에 최대 전력 효율을 달성하려면 엄선된 공정 기술이 가장 좋다”며 “우리는 차세대 FPGA를 위해 TSMC와 삼성의 하이-k 메탈 게이트 고성능 저전력 공정을 선택함으로써 정적 전력소비를 크게 최소화했다. 따라서 28나노 공정에서 얻을 수 있는 성능과 기능상의 이점을 잃게 되는 일은 없을 것”이라고 언급했다.

  자일링스의 고성능 저전력 공정은 표준 고성능 공정에 비해, 정적 전류가 50% 낮은 FPGA를 제공한다. 낮은 정적 전력으로 인해 고객에게 동급 최저전력의 FPGA를 제공할 수 있으며, 이전 세대 디바이스에 비해 총 전력을 50% 감소시켜준다. 또한 차세대 개발 툴 역시 혁신적인 클록 관리를 통해 동적 전력을 20%까지 감소시킨다. 한 차원 강화된 자일링스의 업계 선도적인 부분 재구성 기술(partial reconfiguration technology)은 설계자로 하여금 전력소비를 더욱 낮추고 시스템 비용도 33%까지 절감할 수 있게 해줄 것이다.
  자일링스는 상호연결 단계에서 발생하는 시스템 성능 병목현상을 해결하기 위해 고대역폭 칩-투-칩, 보드-투-보드, 박스-투-박스 연결을 필요로 하는 고객에게 업계 최고 성능의 인터페이스를 지원할 예정이다. FPGA를 시스템의 중심은 아니더라도 주요한 부품이 될 것으로 보는 고객이 증가하고 있기 때문에 이것의 의미는 매우 크다고 할 수 있다. 또한 추후 ASIC과 ASSP 옵션들을 사용할 수 없게 될 때 차세대 FPGA가 고객들로 하여금 자신들의 시스템을 구축할 수 있도록 어떻게 지원하는지를 보여준다.
  툴 강화는 통합 ASMBL 아키텍처와 더불어 생산성을 증진시킴으로써 고성능, 저비용 디바이스간에 이동을 위해 설계를 변경해야 하는 필요성을 줄여주고 있다. 또한 차후 스파르탄-6와 버텍스-6 FPGA 고객들이 차세대 제품 개발로 전환할 때 설계 마이그레이션을 간편하게 할 수 있도록 해준다. 아키텍처의 통합을 통해 자일링스는 ‘소켓형 IP’에 대한 비전을 완성함으로써 고객들이 IP 투자를 보존하고 다양한 최종시장의 요건에 부합하는 제품 포트폴리오를 쉽게 제공할 수 있다. 또한 소켓형 IP와 통합은 IP 개발 비용을 감소시켜 보다 크고 반응성이 뛰어난 에코시스템을 가능하게 한다. 이 모든 것은 타깃 디자인 플랫폼을 통해 혁신을 앞당기고 개발비용을 절감하고자 하는 자일링스 전략 지원을 통해서 이루어진다.

  TSMC와 삼성전자 파운드리의 하이-K 메탈 게이트 고성능 저전력 28나노 공정으로 구축된 최초의 디바이스는 2010년 4분기에 공급될 예정이며 6월에는 ISE 디자인 수트의 초기 툴 지원과 함께 이용 가능하다.

이재용 기자(hades@cyberes.co.kr)