자일링스는 차세대 디자인 환경의 첫 무료 배포판을 완성했다고 발표했다. 비비도™ 디자인 수트 2012.2는 현재 보증 기간이 유효한 ISE® 디자인 수트 고객이라면 누구나 추가 비용 없이 이용 가능하다. 이번 출시는 1차 출시이며, 총 2단계에 걸쳐 출시된다. 1 차는 C와 RTL에서의 구현 시기를 앞당기는 데 초점을 맞췄으며, 향후 2 차 출시는 시스템 레벨의 기능 통합 시기를 앞당기는데 중점을 뒀다. 비바도 디자인 수트 2012.2는 완전히 새로운 세대의 시스템-IC 툴을 갖춘 고도로 통합된 IDE를 제공하며, 여기에는 HLS, 업계 최고의 시스템 베리로그 지원이 가능한 RTL 통합, 혁신적인 분석적 배치 및 배선, 고급 SDC 기반 타이밍 엔진 등이 포함되어 있어 개발자는 디자인 구현에서 4배 이상 빨라진 속도로 생산성을 높일 수 있다.
오늘날의 디자인 규모와 난이도로 인해 개발자는 자동 디자인 마감을 이루기 어려운 다차원적 디자인 문제들을 겪고 있다. 이 비바도 디자인 수트 2012.2의 배치 및 배선 기술은 분석 기법을 통해 정체와 전체 와이어 길이, 타이밍 같은 다수의 동시 디자인 매트릭스를 최적화함으로써 구현 주기를 가속시킨다. 복합 디자인을 위해 15%의 성능 개선이 이뤄졌다. 15%의 성능 개선은 ISE 디자인 수트 속도 등급보다 한 등급 더 높다. 또한 이와 같은 성능 개선으로 중간 등급 제품군에서 자일링스가 경쟁 디바이스들보다 3 등급 더 앞섬으로써 자일링스의 고성능에 대한 리더십을 강화할 수 있었으며, 해당 제품 포트폴리오의 하이엔드 제품군에서는 보다 우수한 성능 대비 전력 제공하고, 로우엔드 제품군에서는 성능을 개선한다.
EVE의 CEO겸 대표이사이자 창립자인 룩 버건은, “비바도 디자인 수트 얼리 액세스 프로그램으로 자일링스가 ASIC 클래스의 툴을 FPGA 산업에 도입하게 된 것을 기쁘게 생각한다.”라며, “이 비바도 디자인 수트는 고급 배치 및 배선 알고리즘과 정교한 디자인 분석 환경으로 자사의 생산성을 크게 높여줬으며, 출시 시기에서도 우위를 점할 수 있게 하였다.”라고 덧붙였다.
올 프로그래머블 7 시리즈 FPGA와 Zynq™-7000 EPP SoC 디바이스를 위한 비바도 HLS를 출시와 함께 자일링스는 비바도 디자인 수트 전면 출시를 통해 ESL 디자인의 리더십을 이어가고 있다. 현재 보증 기간 중에 있는 ISE 디자인 수트 DSP 에디션 및 시스템 에디션 고객들은 비바도 HLS를 추가 비용 없이 이용할 수 있다. 설계자는C, C++, 시스템 C 코드를 RTL에 합성시켜 복잡한 알고리즘을 위한 구현 아키텍처를 신속하게 검진할 수 있다. 또한 비바도 HLS 는 고속 시뮬레이션 모델을 만들어 비디오, 이미징, 레이더, 베이스밴드 무선 같은 애플리케이션의 신속한 개발을 가능하게 함으로써 시스템 제너레이터 툴과 통합되고 있다. 비바도 HLS는 알고리즘 구현을 가속화 할 뿐만 아니라 최대 10,000 배까지 검증 시간을 줄여주고, RTL 마이크로 아키텍처 검진을 가능케 함으로써 시스템을 성능을 개선하고 있다.