자일링스, 주요 커넥티비티 IP 코어 발표

2011-11-22
편집부

자일링스는 유연하며 비용 효과적인 프로그래머블 3G+/4G 무선 기지국을 건설하는데 중요한 세 가지 핵심 커넥티비티 IP 코어의 이용 가능성을 발표했다. 자일링스의 시리얼 RapidIO Gen 2 v1.2 엔드포인트 LogiCORE™ IP, JESD204 v1.1 LogiCORE IP 및 CPRI v4.1 LogiCORE IP 모두 커넥티비티 표준을 지원하며, 개발자들이 보다 큰 시스템 용량의 새로운 무선 장비를 제작하는 경우 디자인 문제를 해결하는 것을 도울 것이다.
다수의 무선 광대역 데이터 사용자와 소비 수요의 성장으로, 오늘날의 무선 인프라 네트워크가 부족한 실정이다. 모바일 광대역 사용자가 2010년에 5억 6천만 명에서 2015년* 21억 명으로 성장할 것으로 예상되고, 평균 모바일 광대역 네트워크 커넥티비티 속도가 2010년에 1Mbs에서 2015년에 5Mbs로 성장할 것으로 예상되므로, 자일링스의 LogiCORE IP 코어는 보다 큰 시스템 대역폭 요건 문제를 극복하는 것을 도울 것이며, 더 낮은 가격, 유연성 그리고 더 큰 레벨의 완전성을 가능케 할 수 있다.
데이터 컨버터 샘플 속도는 더 늘어나고 있는 시스템 데이터 처리량을 지원하기 위해 급속하게 증가함에 따라, 자일링스 JESD204B v.1.1 LogiCORE IP는 데이터 컨버터에 대한 넓은 병렬 인터페이스를 1/2/4 고속 직렬 인터페이스 링크로 교체하여 IO 제약 및 PCB 레이아웃 비용 및 복잡도를 극복한다. JESD204 v1.1 LogiCORE IP는 JEDEC JESD204B 표준에 디자인된 업계 최초의 소프트 IP 코어이며, 이 표준은 데이터 컨버터와 로직 디바이스 사이의 링크 프로토콜과 직렬 데이터 인터페이스를 기술한다. 이 IP 코어는 7시리즈 FPGA의 도움으로 DAC 디바이스에 인터페이스하기 위한 JESD204B 트랜스미터나 ADC 디바이스에 인터페이스하기 위한 JESD204B로 구성될 수 있다.