효율적인 산업생산은 주로 산업자동화 시스템의 속도와 정확성, 신뢰도에 좌우된다. 특히 자동화기기간의 통신의 역할이 중요하다. 본고에서는 통신 프로토콜 중의 하나인 이더넷/IP를 중심으로 2회에 걸쳐 시타라 AM335x 프로세서 적용에 대하여 알아본다.

글 | 비닛 로이(Vineet Roy)
소프트웨어 시스템 엔지니어
텍사스 인스트루먼트

이더넷/IP 노드에는 그림 5의 OSI 수정 모델에 해당하는 네 개의 레이어가 있다.
물리 레이어는 네트워크를 통해 비트스트림 데이터를 전송한다. 이더넷/IP는 이더넷과 완전히 호환 가능하기 때문에 100 Mbit/s 데이터 속도를 지원하는 이더넷 기능의 트위스트 페어 구리 또는 섬유광학 케이블을 사용할 수 있다. MAC 레이어는 ASIC, FPGA, 고속 펌웨어를 실행하는 커스텀 하드웨어, 이렇게 세 가지 방식 중 하나로 구현될 수 있다. 이 산업용 애플리케이션에는 한 가지 제약이 있다. 반드시 표준 TCP/IP 및 UDP/IP 스택과 이더넷/IP 기반 디바이스 프로파일을 지원해야 한다. 이더넷/IP 노드 내에서 이 애플리케이션은 임베디드 CPU가 구현하고 있는 하드웨어나 하드웨어/소프트웨어 조합에서 실행될 수 있다.

전형적인 이더넷/IP 노드
설계자는 이더넷/IP 노드를 구현할 때 세 가지 공통 아키텍처 중에서 선택을 할 수 있다.
디바이스의 기능이 100% 하드웨어로 구현되어 소프트웨어가 필요치 않은, 비용에 민감한 애플리케이션의 경우, FPGA나 ASIC을 이용할 수 있다. 이 아키텍처는 그림 6에서 볼 수 있다.
더 많은 처리 능력이 필요한 경우, 온칩 플래시 메모리를 가진 외부 프로세서를 추가하는 경우가 많다. ASIC이나 FPGA는 여전히 이 아키텍처에서 필수적인 부분이다(그림 7 참고). 센서 애플리케이션은 이런 종류의 노드를 자주 사용한다. 이 프로세서는 센서를 운전하고 디바이스 드라이버를 구현하고 이더넷/IP 프로토콜 스택을 실행한다. 추가 하드웨어는 단순한 디지털 I/O 디바이스 구현에 비해 비용을 증가시키지만, 설계자의 필요와 비용 목표에 맞는 프로세스를 설계자가 선택할 수 있도록 해준다. 
이더넷/IP 애플리케이션을 구현하기 위한 세 번째 공통 아키텍처는 통합 CPU를 가진 디바이스 내에서 이더넷/IP 노드를 주변장치들 중 하나로 바꾼다. 이 아키텍처는 그림 8에 나와 있다. 이 프로세서는 FPGA에서 이용 가능한 게이트들을 이용해 구성 가능하다. 일부 FPGA에서 사용 가능한 또 다른 옵션은 통합 프로세서를 가진 것을 사용하는 것이다. 이와 비슷하게 ASIC 벤더는 이더넷/IP와 프로세서를 자신의 디바이스에 통합시켜왔다. FPGA 구현은 탄력적이라는 장점도 있지만, 비용을 충족하지 못하거나 FPGA에서 이용 가능한 프로세서에 따라 주파수 목표를 운영하지 못할 수 있다는 단점도 가지고 있다.

TI의 이더넷/IP 솔루션
TI는 이더넷/IP 기능을 자사의 시타라™ AM335x ARM^® Cortex™-A8 프로세서 세대에 통합시켰다. 이 프로세서는 주변장치 및 인터페이스와의 통합이 뛰어나, 산업 자동화 애플리케이션에 이상적이다.
TI의 시타라 AM33x 프로세서는 2세대 프로그래머블 실시간 장치(PRU, programmable real-time unit) 서브시스템을 그림 8과 같이 통합하고 있다. 이 PRU 서브시스템은 MII 인터페이스와 매우 낮은 레벨의 인터랙션을 지원하기 때문에 손쉽게 이더넷/IP를 구현할 수 있다. 전체 이더넷 MAC 레이어는 이 PRU 서브시스템 내에서 펌웨어를 통해 압축된다.
처리 효율 조치의 하나로 이더넷/IP 노드는 자신에게 보내진 패킷만을 처리한 후, 그 외 모든 프레임을 다음 디바이스를 전송한다. 애플리케이션 및 이더넷/IP 스택(레이어 7)을 실행하는 ARM 프로세서와의 통신은 인터럽트를 이용해 이뤄진다. 낮은 레벨의 고속 이더넷/IP 기능(DLR 및 PTP/
1588)의 대부분이 이 PRU 서브시스템에 의해 처리되기 때문에, ARM 프로세서는 프로세싱 능력의 거의 모두를 할당하여 이 스택과 모터 제어 같은 복잡한 애플리케이션을 실행할 수 있다.
TI의 TLK110 같은 이더넷 PHY 디바이스가 TI의 시타라 AM335x 이더넷/IP 솔루션을 완성시키고 있다. 이 TLK110은 MII와 PHY 인터페이스 사이의 낮은 레이턴시에 최적화되어 있고, 이것은 중요한 성능 속성이기도 하다. 또한 케이블 장애를 금방 찾아낼 수 있는 고급 케이블 진단 기능도 가지고 있다.

시타라 AM335x 프로세서 블록 다이어그램
TI의 시타라 AM335x 프로세서는 ARM Cortex-A8 RISC 코어에 기반하고 있으며 주변장치 통합이 매우 뛰어난 저전력 디바이스이다. 이 프로세서 세대는 산업용 I/O 디바이스 같은 덜 복잡한 애플리케이션의 275 MHz부터 고성능을 요구하는 산업용 컨트롤러 애플리케이션의 1 GHz까지 다양한 동작 주파수를 지원하고 있다. 각각의 성능 변형으로 이더넷/IP를 구현할 수 있다. 그림 9는 TI 시타라 AM335x 프로세서의 블록 다이어그램을 보여주고 있다.
TI AM335x 프로세서, 통합 주변장치, 기능에 대한 정보는 www.ti.com/dsp-arm-indsdk-mc-lp에서 확인할 수 있다.

이더넷/IP 소프트웨어 아키텍처
그림 10에는 TI 디바이스에 구현된 이더넷/IP 슬레이브의 세 가지 소프트웨어 컴포넌트((1) PRU에 레이어 2 기능을 구현하고 있는 마이크로코드, (2) ARM 프로세서에서 실행되는 이더넷/IP 슬레이브 스택, (3) 산업용 애플리케이션)가 나와있다. TI는 프로토콜 각색 레이어와 디바이스 드라이버 같은 추가 지원 컴포넌트들을 소프트웨어 개발 키트로 제공하고 있다.

펌웨어
TI와 써드파티 소프트웨어 벤더 사이의 긴밀한 협력을 통해 TI 플랫폼에서 써드파티 이더넷/IP 슬레이브 스택 코드에 대한 완벽한 검증이 이루어졌다. 고객들은 써드파티에게 연락하여 스택에 대한 라이선스를 받아 제품을 판매해야 한다. 펌웨어 아키텍처는 그림 11에 나와 있다.
PRU는 MAC 학습, 폭풍 방지 패킷 통계 등 기본적인 이더넷 스위치 프로토콜을 구현하고 있다. 두 개의 PRU는 독립적으로 두 개의 물리 포트를 책임지고 있으며, 다이어그램처럼 각각의 PRU가 하나의 RX/TX 조합을 책임지고 있다.
두 개의 PRU는 서로 통신을 함으로써 일련의 특수 명령과 공유 메모리를 이용해 조율을 한다. TI의 ICSS 서브시스템 아키텍처는 낮은 레이턴시 저장을 허용하며, 구성 파라미터를 바탕으로 포트들간에 전송을 한다. 또한 PRU는 결정론적 프로세싱을 위해 실시간으로 ARM 프로세서의 실행을 중단시킬 수도 있다.

DLR 및 PTP/1588
기본 이더넷 상위에서 일련의 스택 기능을 실행시키는 주요 미션 외에도, TI 디바이스의 이더넷/IP는 다른 두 개의 유용한 기능을 실행하고 있다. 하나는 DLR(Device Level Ring)이라는 링 중복 프로토콜이고, 다른 하나는 디바이스들간의 고정밀 시간 동기화를 위한 IEEE 표준, PTP/1588이다.
PRU는 두 기능 모두를 구현하고 있다. 결정론적 실시간 프로세싱 능력 덕분에, PRU는 이러한 프레임들을 매우 낮은 레이턴시로 처리한다. 메인 상태 머신이 PRU에 있는 동안, DLR 및 PTP/1588을 실행하는데 필요한 ARM 프로세서가 이 상태 머신에 일부 관여한다.
TI의 시타라 AM335x 프로세서와 TLK110은 2 μs 미만의 레이턴시를 가지고 있어서 이더넷/IP 슬레이브 솔루션 중에서 선두의 자리를 차지하고 있다.

간편한 이더넷/IP 통합
TI는 이더넷/IP와 시타라 AM335x 프로세서와의 통합을 수월하게 해준다. 이더넷/IP 슬레이브를 통합하는데 필요한 모든 툴과 소프트웨어 코드가 시타라 AM335x 산업용 소프트웨어 개발 키트(SDK)로 제공되며 여기에는 이더넷/IP 프로토콜을 위한 펌웨어, 소프트웨어 드라이버, 하드웨어 개시 루틴, 스택 API(application programming interface)를 위한 각색 레이어, 이더넷/IP 프로토콜 스택, 애플리케이션이 각각 포함돼 있다.
이 SDK는 사용자를 도와줄 지원 문서가 함께 제공되므로, 사용자는 이 지원 문서를 통해 애플리케이션에 맞게 수정을 하거나 새로운 기능을 만들어 넣을 수 있다.

이더넷/IP 구현을 위한 디바이스
TI의 시타라 ARM 프로세서 중 몇몇은 이더넷/IP를 구현할 수 있다. 또한 신호 체인과 전력 회로를 위한 보조 아날로그 제품들도 제공하고 있다. 표 2에 이 제품들이 간략하게 소개돼 있다.

이더넷/IP 구현을 위한 TI 개발 툴
TI는 고객의 구현을 돕기 위해 몇 가지 산업용 하드웨어 개발 플랫폼을 제공한다. 고객의 개발 속도와 출시 속도를 돕기 위해 개략도와 레이아웃 등 플랫폼을 위한 모든 설계 데이터를 제공하고 있다.

시타라 AM3359 산업용 개발 키트
TI의 시타라 AM3359 산업용 개발 키트(IDK, Industrial Development Kit)는 산업용 통신, 프로그래머블 로직 컨트롤러(PLC, Programmable Logic Controllers), 모션 제어 시스템 등에 이상적이다. IDK는 TI의 SYS/BIOS™ 실시간 커널, 이더넷/IP 펌웨어, 이더넷/IP 애플리케이션 레벨 평가 버전 등 소프트웨어를 제공함으로써 개발 속도를 높여주고 있다.
이 보드에는 이더넷/IP 최적화 PHY 디바이스, 디버그 하드웨어, SD/MMC, 이더넷, UART 등이 포함되어 있다. 모션 제어 애플리케이션의 경우에는 IDK에 복수의 PWM(pulse width modulation) 드라이버와 ADC(analog-to digital converters) 같은 모터 피드백 하드웨어가 포함되어 있다. 모터 제어 애플리케이션의 경우에는 이 IDK에 C2000™ Piccolo™ 마이크로컨트롤러가 탑재되어 있다.  IDK는 이더넷/IP가 통합된, 사실상 모든 종류의 산업 장비 개발을 지원한다. 또한 IDK는 PROFIBUS짋, PROFINET짋-RT, CAN 같은 다른 산업용 통신 표준도 지원하기 때문에, POWERLINK, EtherCAT^®, SERCOS짋 III 같은 실시간 이더넷 표준 기능을 할 수도 있다. 하드웨어 및 소프트웨어 상세 정보는 ww.ti.com/dsp-arm-indsdk-mc-sw를 참고한다.

AM3359 산업용 통신 엔진 2 보드
TI는 저가의 시타라 AM3359 산업용 통신 엔진 2 보드도 제공한다. 이 보드는 설계가 단순하고 폼팩터가 작은(70 mm × 90 mm) 개발 보드이다. 이것은 통신 모듈, I/O 디바이스, 센서 등에 적합하다.
ICE 2 보드에는 이더넷/IP, PROFINET, PROFIBUS, EtherCAT 통신 표준에 필수적인 주변장치들이 들어 있으며, 동봉된 소프트웨어가 작은 메모리 풋프린트를 관리하기 때문에 작은 용량의 플래시 디바이스를 코드 저장에 사용할 수 있다. SDK에는 SYS/BIOS 기반 실시간 커널과 애플리케이션 레벨 통신 스택, 디바이스 드라이버가 포함돼 있다. 개발 디버그 툴 체인도 이 플랫폼에 포함돼 있다. 하드웨어, 소프트웨어, 가격에 대한 추가 정보는 www.
ti.com/dsp-arm-indsdk-mc-sw2에서 확인할 수 있다.

요약
이더넷의 결정론 부족은 실시간 응답을 요하는 산업용 애플리케이션에서 그 쓰임새를 제한해왔다. 이더넷/IP는 기본 이더넷 상위에서 실행되는 일련의 스택 기능을 추가하여 실시간 애플리케이션을 처리함으로써 효율적인 솔루션을 제시하고 있다. 이더넷/IP 노드를 구현하는 방법에는 몇 가지가 있지만, 그 중에서도 가장 탄력적이고 강력한 방법은 임베디드 프로세서에 이더넷/IP 기능을 통합시키는 것이다. 시타라 AM335x ARM 프로세서에 이더넷/IP 슬레이브 기능을 통합시킨 TI는 개발자에게 강력한 저전력 ARM 솔루션을 제공함으로써 운전 요건을 양보하지 않고도 저가의 최종 제품을 내놓을 수 있게 한다.
또한 TI는 EtherCAT, PROFINET, PROFIBUS, CAN, RS-485 등의 산업용 통신 인터페이스를 위해 아이솔레이션이 내장된 트랜시버를 제공하고 있다.
TI의 종합적인 소프트웨어 및 하드웨어 개발 툴과 전세계 지원, 활발한 TI E2E™ 개발자 커뮤니티는, 개발자가 크게 간소화된 이더넷/IP 통합과 상당한 비용절감을 달성할 수 있도록 해준다.  ES