SiC 전력 반도체의 실제적 열 관리와 어셈블리 고려사항

2014-04-02
편집부

SiC 전력 소자는 전력 전자장치의 주로 높은 스위칭 주파수와 소형 풋프린트 측면에 뛰어난 장점을 부여하는 부품이다. 하지만 이러한 특성은 칩 패키징에 새로운 과제이며 인덕턴스와 같은 일반적인 부유 성분이 회로의 핵심적인 요소이다. 이와 더불어 SiC 칩은 전력 모듈의 열 설계와 관련해 기존과 다른 접근을 요구한다. SiC가 가진 고온 성능의 일반적인 활용이나 전력 밀도 측면은 최신 시스템에 신뢰성 높은 SiC 기반 전력 반도체를 구현하는 데 중요한 요소이다. 이 글은 SiC 칩을 사용하는 솔루션의 경계 조건을 어떻게 구현할 것인가에 대한 통찰을 제시한다.

글 | Dr. 피터 프리드릭스(Peter Friedrichs)
인피니언 테크놀로지스

머리말
SiC 전력 기술은 주로 쇼트키 다이오드 형식으로 시장에서 입지를 굳히고 있지만, 전력 모듈 기술을 사용하는 고전력 솔루션은 최근에 실용화되고 있다[1]. SIC 기반 부품의 목표는 가령 스위칭 주파수를 높이거나 손실을 감소시켜 시스템 이득을 제공하는 데 있다. 이러한 목표가 성공적으로 달성된다면 SiC 기반 부품의 높은 비용은 수동 소자나 냉각부품의 감소로 보상할 수 있을 것이다.
단일 칩으로서 유니폴라 SiC 소자는 비교적 쉽게 높은 주파수(예, PFC 유닛에서 100 kHz 이상)를 달성하지만, 전력 모듈에서는 여전히 어려운 과제이다. 기존의 모듈에서 전력 범위 솔루션은 높은 부유 인덕턴스를 갖기 때문에 주파수가 함께 증가할 경우 di/dt가 증가한다. 기존 모듈의 칩 레벨에서 SiC와 실리콘을 맞바꾸는 것만으로는 SiC의 이론적 성능을 발휘할 수 없다. 따라서 20 kHz 이상의 주파수 범위에서 SiC의 장점을 완전하게 구현하기 위해서는 고전류 모듈을 향상할 필요가 있다.
SiC 칩을 사용하는 전력 모듈에서 기생 요소의 감소는 미래의 실리콘 솔루션에 사용되는 접근 방법과 일치하지만, 열 설계에서는 이와는 다른 최적화 기준이 적용될 가능성이 높다. 이유는 SiC를 채택하는 전력 모듈에서 칩의 비용 요소가 실리콘의 비용 요소와 다르기 때문이다. 따라서 모듈에 배치되는 반도체 영역과 관련해 특정 프레임 크기에 대한 최상의 솔루션은 서로 달라진다. 더욱이 두 옵션에 대한 전체 손실이 같다고 가정한다면, 가령 1200 V에서 SiC 트랜지스터 다이 크기는 현재 실리콘 기반 IGBT 기술에 요구되는 영역의 10분의 1 이하이다. 이것은 전력 및 전류 밀도를 대폭으로 증가시키고 효과적인 열 제거와 칩의 단자 연결에 더 많은 노력을 요구함을 의미한다.

첨단 SiC 소자에 대한 전류 및 전력 밀도 고려사항

SiC 쇼트키 다이오드
2001년 첫 제품이 나온 이후 몇 세대에 걸쳐 전력 밀도를 계속 높이며 새로운 제품들이 출시됐다. 2006년 이후 인피니언은 주로 충분한 서지 전류 성능을 제공하기 위해 600/650 V 다이오드에 MPS(Merged-Pin-Schottky) 구조[1]를 채택해왔다. 시중에 나온 다른 소자들은 JBS(Junction Barrier Schottky) 다이오드로 설계되어 있다. 설계 관점에서 이 두 레이아웃은 비슷하지만, JBS의 주요 목적이 누설 전류를 낮게 유지하기 위해 역 전위 모드에서 전기장을 쇼트키 인터페이스로부터 차폐하는 것이라면, MPS의 주요 목적은 서지 전류를 제공하는 데 있다는 점에서 서로 다르다. 이 다이오드에서는 동작 영역의 일부만 전류 흐름에 사용되며 나머지는 수동 상태로 있다가 짧은 시간에만(펄스 모드) MPS로 동작한다. 이것은 전류 밀도가 국지적으로 추가되어 증가한다는 것을 의미한다. 그림 1에는 MPS 다이오드의 기본 원리를 사용하는 예를 볼 수 있다.

그림에서 보이는 값은 현재 저전압 트랜지스터로부터 달성된 실리콘 전력 부품의 최고 전류 밀도에 근접한다(예, 약 1300 A/cm2 에서 25 V). 동작 온도에서 발생할 수 있는 전압 강하를 고려할 때(2 V 이상이 될 수 있음), 2 kW/cm2 이상의 칩에서 전력 밀도에 의해 발생되는 열은 접합부와 케이스 사이에 효과적인 열 분산이 구현되는 경우에만 효과적으로 제거될 수 있다는 것이 분명해진다.
최근 소자 설계의 다른 추세는 다이 두께의 감소이다. 특수한 경우의 수직 SiC 소자에서 능동 레이어는 단 수 μm 두께에 불과해 이 미만의 추가적인 재료는 단지 칩의 온저항과 열 저항만 증가시킨다[2]. 따라서 웨이퍼 두께를 가능한 가장 작은 값으로 낮추는 것이 합리적이다. 이 값은 종종 제조 시의 처리 성능에 의해 정의된다. 인피니언은 전력 밀도를 한 단계 더 높인 5세대 다이오드(5 G) 박막(110 μm) 웨이퍼 소자를 내놓았다(그림 2 참조). 하지만 이러한 장점은 단점을 가진다. 반도체의 체적이 줄어듦으로써 펄스 전류 스트레스에서 중요한 열 커패시턴스도 함께 감소한다. 따라서 이를 보완하는 기술을 개발해야 하며 그렇지 못할 경우 펄스 정격을 낮추는 것만 가능하다. 한 가지 방법은 칩과 리드 프레임 간에 열전달을 잘되도록 하는 것이다. 예를 들어 인피니언의 압착 어셈블리 기법은 펄스 동작을 지원하도록 그 아래에 있는 구리를 이용한다[3].

SiC 트랜지스터
현재는 임계값이 없는(threshold-free) 선형 I-V 특성을 제공하고 바디 다이오드를 내장하면서, 경쟁 Si-IGBT 기술보다 무시할 만한 수준의 동적 손실을 주는 유니폴라 고전압(600 V ~ 1700 V) 트랜지스터 구현에 초점이 맞춰지고 있다. 장기적 관점에서 달성 가능할 것으로 보이는 600 V 부품에 대해 예상되는 Ron x A 값은 약 1 mΩcm2이다[4]. 위에서 언급한 저전압 실리콘 기술의 벤치마크는 이러한 값이 현재의 25 V에 대한 동급 최고 소자보다 여전히 20배 더 높다는 것을 보여준다. 따라서 실리콘에서 축적된 경험은 SiC 트랜지스터의 높은 전류 밀도를 다루는 데 충분한 것으로 보인다. 하지만 한 가지 동작 모드는 주의를 기울일 필요가 있다. 산업용 애플리케이션에서 SiC 트랜지스터가 성공하려면 내부 바디 다이오드가 프리휠링 다이오드로 동작하는 것이 필수적이다. 이 동작 모드는 순방향 전압 강하가 너무 높아 이 모드의 효율에 대해 일부 염려가 제기되지만, 짧은 데드타임 이후 채널을 켜면 역 모드에서 I-V 특성이 순방향 모드와 같거나 심지어 조금 더 우수하다(그림 3 참조).

시스템에 다이오드 모드가 요구될 때 드라이버 회로에 장애가 발생하면 심각한 상태가 발생할 수 있다. 이 모드를 적절히 다루기 위해서는 실제 전류 정격을 바람직하게 보이는 임계값이 없는 순방향 I-V가 아닌 역 모드의 전력 처리 성능으로부터 정의해야 한다. 따라서 최저 VF가 필요하며 아니면 3사분면 모드에서 다이오드 기능을 설계하는 다른 대안적 솔루션을 개발해야 한다.

고주파수 최적화
내부에 SiC 칩을 채용한 실제 전력 회로는 주요 기생 요소로서 인덕턴스와 커패시턴스를 가지며 이들 기생 요소들은 완벽한 스위칭으로부터 심각한 편차를 초래한다. 기생 인덕턴스의 기본적인 효과는 다음과 같다.

- 트랜지스터의 턴 온 시 전류의 상승에 따른 순간전압저하 발생
- 트랜지스터의 턴 오프 시 전류의 감소에 따른 전압 스파이크 발생
- 기생 커패시턴스는 인덕턴스와 결합하여 공진 회로를 형성하고, 매 스위칭 전환 후 억제된 발진을 보여준다.

기생 요소의 효과는 IGBT와 SiC 프리휠링 다이오드 결합을 고려할 때 더욱 현저하게 나타날 수 있다. 이유는 다이오드 성능이 트랜지스터의 속도도 함께 높이기 때문에 부적절한 조건에서 특별한 주의를 기울이지 않을 경우 그림 4(왼쪽)와 같은 발진이 관찰될 수 있기 때문이다. 따라서 최저 손실을 주는 전력 반도체 최적화를 위한 필수조건은 최소 기생 인덕턴스를 갖는 최적의 회로 설계이다[5].
인피니언은 이러한 요구를 만족하기 위해 전력 모듈 설계를 위한 규칙을 개발했다[6]. 스트립 라인 유형의 회로 설계는 스트립 라인의 폭과 거리에 따라 기생 인덕턴스를 낮은 값으로 유지하는 것으로 잘 알려졌다[7].
그림 4의 오른쪽 그래프는 이러한 사항을 고려해 설계된 향상된 모듈 레이아웃이 전력 반도체의 스위칭 성능에 미치는 영향을 보여준다. 반면에 표준 모듈에서는 심각한 전압 피크와 발진이 관찰되지만, 새로운 솔루션에서는 이러한 효과를 거의 완벽하게 제거할 수 있다. 이것은 칩 기술의 변경 없이 단지 패키지의 신중한 설계로 달성됐다는 점에 주목할 필요가 있다. 또한 중범위에서 많은 수의 다이를 병렬로 연결하는 것은 SiC에서 더 높은 전력 레벨을 달성하는 방법으로 선호된다는 사실도 고려해야 한다. 인피니언은 적합하지 않은 환경으로 고성능 SiC 칩의 성능 저하를 피하고자 모듈 플랫폼에서만 SiC 반도체를 구현하고 있다.

열 고려사항
마지막으로 반도체 모듈의 전력 처리 성능은 모듈 내의 칩 영역에 의해 정의되며 열저항계수로 나타내는 열 성능과 결합한다. 실리콘 칩의 경우 일반적으로 칩당 면적 비용이 모듈 면적당 비용과 큰 차이가 없어 가능한 많은 칩 영역을 전력 모듈의 특정 풋프린트에 배치한다. 하지만 SiC의 경우에는 다른 고려사항을 적용해야 한다. 칩 가격이 실리콘보다 훨씬 비싸서 특정 풋프린트에 대한 가격/전력비에 대한 최적의 솔루션을 얻으려면 모듈 면적에 대한 칩 면적 비를 다르게 선택하는 것이 유리하다. 이유는 그림 5의 베이스 기판이 없는(base-plate-free module) 모듈에서 알 수 있듯이 열 분산 효과로 인해 칩당 유효 열저항계수를 최대 4배까지 감소할 수 있기 때문이다.

이 밖에 특정 다이 면적에 제거 가능한 열을 증가시키고 전류 처리 성능을 향상함으로써 칩 최대 온도를 높이려는 경향이 있다. 하지만 이 방식은 절대 손실이 증가하여 전력 처리 성능 향상에 대한 손실 증가 비율에 따라 유효 목표를 벗어날 수 있어 주의해야 한다.
IGBT와 달리 유니폴라 SiC 소자는 이러한 손실 증가가 매우 클 수 있다. 그 이유는 Ron이 온도 T의 x자승에 비례하는 전력법칙에 따라 저항 성분이 온도와 함께 매우 증가한 Ron이 존재하기 때문이다. 이때 x값은 최근 고전압 SiC MOSFET에 제시된 경우에서처럼 2와 심지어 2.5 사이의 값을 가진다. 이를 고려할 경우 유니폴라 소자에서 Tj의 연속적인 증가는 Tj의 증가로 제거할 수 있는 수준보다 더 많은 전력이 방출되기 때문에 전류 처리 성능이 오히려 감소할 수 있다. 그림 6은 온도에 따른 저항의 증가에 대한 전력법의 지수로 x=2를 가정할 때 일반적인 데이터세트에 대한 결과를 보여준다. 이러한 고려사항에 더해 전력 시스템의 신뢰성과 주로 전원 사이클링 성능은 오프 상태와 최대 온도 간의 온도 변동이 증가할 때 저하되는 것으로 알려졌다[8]. 따라서 유효성과 신뢰성을 모두 얻기 위해서는 우수한 냉각을 제공하고 열 스택에서 온도 차를 낮추는 것이 바람직하다. ES