DFM의 조상은 통계 프로세스 제어, 품질 보증, 연속적 원가 개선, 운영 분석 등 제조 영역에서 확인된다. 이러한 모든 원리는 원 소재 및 자원으로부터 시작하여 완제품 및 서비스를 효율적이면서 수익성 있는 방식으로 제작하는 프로세스의 특정 측면을 다룬다.

최근 들어 가족력(family history)에 대한 관심이 높아지고 있다. 온라인 데이터베이스가 도입되면서 이전에는 까다롭고 많은 비용이 들었던 작업을 이제는 인터넷에서 누구나 할 수 있게 됐다. 인구조사 데이터, 이주 및 병역 기록을 간단히 검색할 수 있을 뿐 아니라, 일부 사이트에서는 다른 사이트 회원이 편집한 정보까지 알아 볼 수 있다. 따라서, 어느 순간 클릭 한 번으로 고조부모에 대해 알아볼 수도 있다. 정보는 변경되지 않았지만 이를 편집하고 접근하는 방식이 바뀐 것이다.
DFM(Design for Manufacturing)에도 계보가 있다. DFM은 어느 날 완전한 형태의 기술로 갑자기 등장한 것이 아니며 변치 않는 정적인 프로세스도 아니다. 우리가 오늘날 DFM이라고 부르는 기술은 IC를 제조하는 프로세스를 이해하고 제어하려는 지속적인 시도가 이어진 연속선 상의 한 지점에 불과하다.
DFM의 조상은 통계 프로세스 제어, 품질 보증, 연속적 원가 개선, 운영 분석 등 제조 영역에서 확인된다. 이러한 모든 원리는 원 소재 및 자원으로부터 시작하여 완제품 및 서비스를 효율적이면서 수익성 있는 방식으로 제작하는 프로세스의 특정 측면을 다룬다.

디자인 오류 검증(Design Rule Checking, DRC)은 DFM의 유산으로 볼 수 있다. 어떤 새로운 항목을 만들고자 할 경우 가장 먼저 해야 할 일은 그 항목이 제조가 가능한 지 검증하는 것이다. 처음에 반도체 업계에서는 IC를 제작하기 위한 기본적인 구조 요구사항을 결정해야 했다. 한 가지가 성공하면 다른 하나가 문제를 일으키며, 첫 번째 Design Rules 및 해당하는 Design Rule Checks가 만들어질 때까지 정보가 축적되고 새롭게 다듬어졌다.



그러나 180 nm 공정 시대를 지나면서부터는 DRC만으로는 충분치 않게 됐다. 칩은 여전히 제작할 수 있었지만 sub-wavelengths 제조에 도입된 비선형 효과로 인해 수율과 성능의 일관성이 떨어졌고 파운드리에 적용된 광 프로세스 보정(Optical Process Correction, OPC)으로는 더 이상 모든 수율 제한 구성을 수정할 수 없게 됐다. 즉 제조 시 장비 및 프로세스의 미세한 변화가 최종 제품의 품질에 영향을 미치는 단계에 이르게 된 것이다. 또한 양호한 칩을 “운좋게” 얻는 것으로는 충분치 않았다.
때로는 레이아웃을 수정하는 것이 유일한 해결책이었지만, 이로 인해 디자인 및 검증 흐름에 부담을 가중시키게 되었다. 따라서, 디자이너가 특정 디자인 및 노드에 대한 “최상의” 레이아웃을 구현할 수 있도록 Design Rules의 pass/fail에 대한 제한사항을 벗어남에 따라 DFM의 계보도 발전해 나가기 시작했다.
첫 번째 발전은 끊임없이 증가하는 디자인 분석 및 최적화 툴과 방법론 목록이 포함된 검증 트리(verification tree)에서 추가적인 파생으로 나타났다.

- 임계 영역 분석(Critical Area Analysis, CAA) - 임의의 결함 핫스팟을 식별한다. 이러한 영역은 디자인에서 생산 도중 웨이퍼에 붙게 되는 먼지 입자로 인한 단락 및 개방에 취약한 부분을 말한다.
- 임계 기능 분석(Critical Feature Analysis, CFA) - 디자이너가 보다 작은 노드에 맞게 디자인을 “축소”시키는 과정을 지원하며, 제조 도중 발생하는 알려져 있지만 예측 불가능한 변동을 보상하도록 취약한 구성을 찾아 조정할 수 있도록 한다. 이러한 변동은 “DRC에 문제가 없는” 디자인이 성능 또는 수율 기대치를 충족하지 못하도록 할 수 있다.
- 리소그래피 친화적 디자인(Litho-Friendly Design, LFD) - 디자인에 대한 리소그래피 공정의 결과를 시뮬레이션하여 리소그래피 결함에 취약한 구성을 식별하고 디자이너가 최적의 해상도를 찾을 수 있도록 지원한다.
- 화학 기계적 처리(Chemical Mechanical Processing, CMP) 시뮬레이션 - 디자인에 대한 CMP 공정의 결과를 시뮬레이션하여 잠재적인 평면도(potential planarity), 필(fill) 및 집적도 문제를 식별하고, 디자이너가 최적의 해상도를 찾을 수 있도록 지원한다.
- 수식 기반 DRC - 복잡한 수식 특성 분석을 사용해 복잡한 다차원, 다중 컴포넌트 구성을 검사하도록 DRC의 기능을 확장한다.
- 패턴 매칭 - 디자이너/파운드리가 문제가 있는 구성 패턴을 정의한 다음 디자인을 분석하여 제조 전에 그러한 패턴의 발생을 식별하고 수정/제거할 수 있도록 한다.
- 스마트 필 - CMP 시뮬레이션 데이터를 토대로 집적도 분석과 자동화된 필링 알고리즘을 결합하여 최소한의 필 형상 수로 최적의 필링 전략을 결정한다.
- 이중/다중 패터닝(DP/MP) - 20 nm 이하 디자인의 경우 DP/MP는 디자이너가 여러 마스크 생산을 위해 디자인을 두 개 이상의 부분으로 “분할”하여 보다 작고 조밀한 레이아웃을 제작할 수 있도록 한다.

완벽하지는 않지만, 이 목록은 DFM의 한 가지 중요한 측면, 즉 DFM이 단일 또는 정적 프로세스가 아니라는 점을 잘 보여준다. 기술 노드에 따라 수율 제한 문제가 바뀌면서 DFM도 발전을 거듭해왔으며 이러한 발전은 지금도 계속 이어지고 있다. 그림 2에서는 제조 분석 및 보정이 디자인 흐름으로 이처럼 확장되는 모습을 보여준다.

두 번째 발전은 이러한 툴과 방법을 공급하는 파운드리에서 지속적인 데이터의 개선을 통해 이루어졌다. DFM은 주로 디자인 측에서 수행되지만 DFM 기술의 유효성은 파운드리 공정의 결과에 대한 정보와 이러한 정보를 DFM 툴 집합 및 구성 데이터를 통해 디자인 팀에 다시 보낼 수 있는지에 따라 달라진다. 이러한 노력은 일회성으로 그치는 것이 아니다. 파운드리는 기술 노드마다 공정 실험 및 테스트에 막대한 투자를 감행하고, 이어지는 각 노드에서 이러한 기법을 개선하고 노력을 확장하기 위해 지속적으로 노력한다.
DFM의 발전을 위해 지속적으로 헌신하는 좋은 모델을 보여 주는 한 업체가 글로벌파운드리스이다. 이 업체는 이미 제공하고 있는 DFM 솔루션을 향상시키고 각 기술 노드마다 제품 구성을 확장함으로써 DFM 솔루션의 개선을 위해 3세대에 걸쳐 지속적인 노력을 이어오고 있다.
예를 들어, 글로벌파운드리스(Global
Foundries)는 다른 어떤 파운드리보다 오랜 기간 동안 캘리버(Calibre) CFA 기반 DFM 툴을 제공해 왔으며 노드마다 이 제품을 개선하기 위해 지속적으로 노력하고 있다. 이 업체의 최신 제조 및 분석 스코어링(Manufacturing and Analysis Scoring, MAS) 기술은 멘토 그래픽스의 물리적 검증 실행의 일부로 원활하게 구현되며 레이아웃 디자이너에게 우선순위 전략(수율 스코어 기반)을 제공하도록 결과 확인 환경에 통합된다. MAS 기술은 권장되는 규칙을 손쉽게 적용하도록 하여 물리적 레이아웃의 품질은 물론, 전반적인 생산성까지 향상시킨다. 글로벌파운드리스 디자인 인프라 사업부의 앤디 브로트먼(Andy Brotman) 부사장은 “캘리버 CFA 기반의 MAS 스코어링 방법론과 나머지 캘리버 DFM 플랫폼을 함께 사용함에 따라 글로벌파운드리에서 인증한 타사 IP는 제조 변동성으로 인한 영향을 받지 않게 된다. 마찬가지로 고객은 이와 동일한 플랫폼을 사용해 각자의 디자인에 대해 자체적으로 개발하는 IP를 평가함으로써 제품이 늦게 나오거나 예상 수율 증가치보다 속도가 느려질 수 있는 마지막 단계의 문제가 발생할 위험을 줄일 수 있다”고 밝혔다.
글로벌파운드리스는 DFM 인식형 수율 분석 흐름에서 제조 테스트에 실패한 디지털 반도체 소자의 테스트 데이터를 사용해 결함 분류 및 결함 의심 위치 같은 정보를 제공하는 EDA 테스트 툴을 통해 레이아웃 인식형 고장 분석을 수행한다. 또한 글로벌파운드리스는 권장 규칙 분석 기능과 CFA가 결합된 EDA 툴과 MAS deck을 함께 사용함으로써 제조 변동성에 보다 민감한 레이아웃의 특징을 식별하고, 이 데이터를 테스트 툴에 제공하여 시스템 수율 손실을 파악하는 것은 물론, 이러한 수율 손실이 알려진 DFM에 민감한 레이아웃 구조와 연관이 있는지 여부를 결정한다.
아울러 글로벌파운드리스는 자사의 DFM 제품 구성을 지속적으로 개선 및 확장하고 있다. 예를 들어, 이 업체의 DRC+ 기술은 전체 리소그래피 시뮬레이션 방식에 비해 성능은 대폭 개선하면서 잠재적으로 수율을 제한할 수 있는 리소그래피 패턴을 식별하는 패턴 기반 DRC 기법을 사용한다. 앤디 부사장은 “파운드리에서는 기술개발 초기 단계에서 캘리버를 사용해 새로운 공정의 Design Rule을 검증하고 보다 엄격한 Design Rule의 제약이 요구되는 특정 패턴을 확인한다. 글로벌파운드리스의 경우 이러한 규칙과 패턴이 일관된 고성능 검증 환경에 통합되는 DRC+ decks의 형태로 양사의 고객에게 전달된다”고 밝혔다.
이는 글로벌파운드리스에서 개발한 최신 DFM 기술의 일부에 불과하다. 글로벌파운드리스 입장에서 또는 DFM 기술과 관련해 무엇보다 중요한 것은 이러한 고안 노력을 이끄는 지식과 요구사항이 축적된다는 점이다. 이전 노드의 생산 과정에서 얻은 결과와 새로운 공정 개발 도중 얻은 교훈이 결합되어 새롭고 향상된 DFM 기술을 위한 촉매 역할을 하게 된다.

DFM 기술에서의 마지막 발전은 디자인 사용자에게 달려 있다. 최적의 데이터가 포함된 최상의 툴을 디자인 팀에서 광범위하게 효과적으로 사용하지 않는다면, 이러한 요소가 디자인의 수율을 개선하는 데 효과를 발휘하지 못할 것이다. 앞서 언급했듯이, DFM은 일회성 이벤트나 정적 프로세스가 아니다. 디자인 팀은 이러한 첨단 툴과 방법을 처음 사용할 때부터 또는 “어떤 결과가 발생하는지 확인하기 위해” 나중에만 사용해서는 최대한의 이점을 얻을 수 없다. 디자인 팀은 해당 디자인 흐름에서 DFM 툴을 사용하기 위한 최상의 방법을 익히기 위해 시간과 자원을 쏟아부어야 한다. 또한 DFM 공정을 장기적으로 학습, 개선 및 확장해 나가야 할 뿐 아니라, 이를 흐름 전반에 걸쳐 보다 조기에, 더 자주 사용해 전체 디자인 프로세스 흐름을 최적화하는 방법을 찾아내야 한다.
칩을 디자인하는 과정은 웨이퍼를 제작하는 과정과 다르지 않다. 파운드리는 마지막에만 품질을 측정하는 것이 아니라 프로세스의 모든 단계에서 품질을 측정하며, 가장 높은 수율의 결과를 얻을 수 있도록 프로세스 툴과 방식을 계속해서 조작한다. 또한 디자인 조직도 이와 동일한 과정을 거쳐야 한다. DFM은 이러한 품질 메트릭과 추가적인 툴을 제공해 모든 노드와 기술에서 디자인을 최적화하는 데 도움이 될 수 있다.

다음에는 어떤 DFM 기술이 나올 지 누가 알겠는가? 또한 이러한 툴을 사용하는 최선의 방법이 무엇인지는 누가 알겠는가? 물론 필자는 아니다. 그러나 누구든 계보의 분기점에서 혈통을 가로막는 역할을 해서는 안 될 것이다.