“고객의 다양한 설계에 대해 맞춤형 28nm 디바이스 포트폴리오 제공할 것”
성능, 전력, 비용에 대해 확대되고 있는 시스템 요구 충족

알테라 코퍼레이션(www.altera.com)은 새로운 Cyclone® V 및 Arria® V FPGA 제품군과 최근에 확장한 Stratix® V FPGA 제품군, HardCopy® V ASIC을 통해 고객들에게 확실하게 차별화된 솔루션들을 제공하게 되었다.
업계의 선두 업체들과 오랜 기간 동안 긴밀한 협력관계를 유지함으로써 알테라는 최고의 대역폭에서부터 최저 전력에 이르는 다양한 애플리케이션에 있어 반드시 필요한 독창적인 성능, 기능 및 전력 요구사항에 대해 깊이 있게 이해하고 있다. 알테라는 이 28nm 포트폴리오와 함께 트랜시버 기술, 제품 아키텍처, IP(intellectual property) 통합, 공정 기술에서의 이점을 활용하여 자사의 각 고객들이 직면하고 있는 다양한 설계 기술 과제들을 해결할 수 있도록 최적화된 솔루션을 제공하고 있다.
데이비드 그린필드 알테라 수석이사는 “알테라는 트랜시버와 제품 아키텍처, IP통합, 공정기술을 통해 고객들의 다양성에 대해 맞춤화하고 있다”고 강조했다.
각 28nm 디바이스 제품군의 성능 범위에 맞게 알테라의 트랜시버를 최적화했다. 알테라의 28nm 디바이스는 600Mbps에서 28Gbps까지의 트랜시버 속도를 지원한다. 성능 및 효율을 위해 최적화된 온-칩 메모리와 필요한 응용분야의  대역폭 성능과 비용 요구사항들을 지원할 수 있는 하드 및 소프트 메모리 컨트롤러, 성능을 위해 최적화된 하이-엔드, 미드-레인지 및 저비용 I/O를 통해 제품 아키텍처를 정립했다. IP통합으로 고객의 비용, 전력, 성능 요구사항들을 충족시키기 위해서 알테라는 PCI Express® Gen2 x1 및 x4, PCIe Gen3 x8, Interlaken, 40G/100G, 100(100GbE) 등과 같은 다양한 시스템-레벨 IP를 하드 IP로 제공한다.
데이비드 그린필드 수석이사는 “알테라는 자사의 하이-엔드제품군(Stratix V FPGA)과 HardCopy V ASIC에 대해서는 TSMC의 28HP(28nm High Performance) 공정 기술을, 그리고 저가형(Cyclone V FPGA) 및 미드-레인지(Arria V FPGA) 제품군에 대해서는 TSMC의 28LP(28nm Low-Power) 공정 기술을 활용하고 있다”며 “28LP 공정은 또한 알테라가 비용, 성능, 저전력에 대해 최적의 균형을 제공할 수 있도록 지원한다. 하이-엔드 제품군에 28HP 공정 기술을 사용하는 것은 하이-엔드 애플리케이션이 필요로 하는 코어 및 트랜시버 성능을 제공하는 데 있어서 매우 중요하다”고 설명했다.
알테라의 Cyclone V FPGA 제품군은 저전력 특성과 보드 스페이스가 주요 관심사항인 모터 제어, 디스플레이, SDR 등과 같은 애플리케이션을 위해 최적화되어 있다. Cyclone V 제품군은 이전 세대의 디바이스와 비교하여 40% 낮은 전체 소비 전력 특성, 최대 5Gbps에서 동작하는 12개의 트랜시버, 하드 PCIe Gen2 x1 블록, LPDDR2, 모바일 DDR 및 DDR3 등을 지원하는 하드 메모리 컨트롤러를 제공한다.
가격, 저전력, 고성능 등에 대한 균형을 요구하는 원거리 무선 기기(RRU), 인-스튜디오 믹서, 10G/40G 라인카드 등과 같은 애플리케이션들을 목표로 하여 알테라는 자사의 Arria V FPGA 제품군을 발표했다. Arria V FPGA 제품군은 이전 세대의 디바이스와 비교하여 40%까지 전체 전력을 절감할 수 있기 때문에 DDR3 외부 메모리를 지원하는 하드 메모리 컨트롤러, 가변-정밀도 DSP 블록을 제공하는 효율적인 FIR 필터 등을 포함하고 있다.
Stratix V FPGA 제품군은 첨단 LTE 기지국, 하이-엔드 RF 카드, 군용 레이더 등과 같은 다양한 고대역폭 애플리케이션을 지원한다. HardCopy V ASIC은 낮은 NRE(Non-Recuring-Engineering)비용, 위험이 낮은 트랜시버 기반 ASIC에 대한 확장된 알테라의 리더쉽을 보여준다.
데이비드 그린필드 수석이사는 “알테라의 28nm 디바이스 포트폴리오는 CPLD, FPGA, HardCopy ASIC 설계에 대해 성능 및 생산성에 있어서 프로그램머블 로직 업계 최고의 소프트웨어인 Quartus® II 개발 소프트웨어에 의해 지원될 예정이기 때문에 설계 생산성 증대에 대한 고객들의 요구를 해결할 수 있다”며 “Quartus II 소프트웨어의 새로운 Qsys 시스템-레벨 통합 툴은 IP 통합을 단순화하고 ARM® Cortex™-A9 MPCore™ 하드 IP를 포함하는 업계에서 가장 광범위한 임베디드 프로세서 옵션을 제공한다”고 설명했다.


이재용 기자(hades@eucrastine.com)