출하를 시작한 Arria 10 FPGA로 업계 최초의 IEEE 754 호환 하드구현 부동소수점 DSP 블록 제공

Altera(NASDAQ: ALTR)는 FPGA의 부동소수점 DSP 성능과 관련해서 시장의 일대 판도 변화를 예고했다. Altera는 프로그래머블 로직 업체로서 최초로 FPGA로 하드구현 IEEE 754 호환 부동소수점 연산 블록을 제공함으로써 전에 없이 뛰어난 DSP 성능, 디자이너 생산성, 로직 효율을 달성할 수 있게 하였다.

이 하드구현 부동소수점 DSP 블록은 현재 출하를 시작하고 있는 Altera의 20nm Arria 10 FPGA 및 SoC에 채택하고 있으며 14nm Stratix 10 FPGA 및 SoC에도 채택한다. 이 하드구현 부동소수점 DSP 블록을 제공하는 데다 첨단의 고수준 툴 플로우를 결합함으로써 고객들이 Altera의 FPGA 및 SoC를 이용해서 고성능 컴퓨팅(high-performance computing), 레이더, 과학용 및 의료용 영상을 비롯해서 갈수록 늘어나고 있는 연산 집중적 애플리케이션의 요구를 충족할 수 있게 되었다.

Arria 10 및 Stratix 10 디바이스에 포함되는 이 하드구현 단정도 부동소수점 DSP 블록은 Altera의 혁신적인 가변 정밀도 DSP 아키텍처를 기반으로 한다. 고정소수점 곱셈기와 FPGA 로직을 이용해서 부동소수점을 구현하던 기존의 기법과 달리, 자원 측면에서 효율적인 Altera의 이 하드구현 부동소수점 DSP 블록은 기존의 FPGA 부동소수점 연산에 필요로 하던 로직 사용을 거의 필요하지 않게 한다.

이와 같이 시장의 판도를 바꿔놓을 기술을 이용함으로써 Altera는 Arria 10 디바이스로는 최대 1.5 TeraFLOPs(초당 부동소수점 연산) DSP 성능 및 Stratix 10 디바이스로는 최대 10 TeraFLOPs DSP 성능을 제공하게 되었다. DSP 디자이너가 고정소수점 모드와 부동소수점 모드 중에서 선택할 수 있으며, 이 부동소수점 블록은 기존 디자인과 역호환이 가능하다.

Altera의 소프트웨어/IP/DSP 마케팅 이사인 Alex Grbic은 “우리 회사 디바이스로 IEEE 754 호환 부동소수점 DSP 블록을 구현한 것은 FPGA에 있어서 진정으로 시장의 일대 판도 변화를 예고하는 것이다. 하드구현 부동소수점을 이용함으로써 Altera FPGA와 SoC는 더욱 더 다양한 유형의 애플리케이션 분야에서 마이크로프로세서와 GPU에 대해서 성능과 전력 효율 상의 우위를 제공하게 되었다”고 말했다.

가장 높은 와트당 성능 제공
FPGA는 미세한 입도로 고도의 파이프라인드 아키텍처를 제공함으로써 고성능 연산 가속화기로 이용하기에 이상적으로 적합하다. 하드구현 부동소수점 DSP 블록을 통합함으로써 고객들이 Altera FPGA를 이용해서 빅데이터 분석, 석유 및 가스 업계의 탄성파 모델링, 금융 시뮬레이션을 비롯해서 세계적으로 극히 복잡한 HPC 문제들을 해결할 수 있게 되었다. 이들 애플리케이션뿐만 아니라 그 밖의 다양한 유형의 연산 집중적 애플리케이션에 이용할 수 있도록 FPGA는 DSP, CPU, GPU와 비교해서 가장 뛰어난 와트당 성능을 제공한다.

개발 시간 수 개월 단축
Altera FPGA 및 SoC로 하드구현 부동소수점 DSP 블록을 통합함으로써 개발 시간을 최대 12개월 이상 단축할 수 있게 되었다. 디자이너들은 자신의 DSP 디자인을 고정소수점으로 변환해야 하는 것이 아니라 곧바로 부동소수점 하드웨어로 변환할 수 있게 되었다. 그럼으로써 타이밍 종결과 검증에 소요되는 시간을 대폭적으로 단축할 수 있다. Altera는 또한 하드웨어 디자이너, 모델 기반 디자이너, 소프트웨어 프로그래머가 자사 디바이스의 고성능 부동소수점 DSP 블록을 겨냥해서 편리하게 이용할 수 있도록 다수의 툴 플로우를 제공한다.
• DSP Builder Advanced Blockset은 모델 기반 설계 플로우로서 디자이너들이 산업표준 MathWorks Simulink 툴을 이용해서 단 수분 이내에 시스템 정의 및 시뮬레이션 단계에서 시스템 구현 단계로 넘어갈 수 있도록 한다.
• 소프트웨어 프로그래머들을 위해서는 Altera는 선구적으로 FPGA 프로그래밍에 OpenCL을 도입하였으며 오늘 날짜로 FPGA에 이용하도록 정식적인 C 기반 고수준 설계 플로우를 제공한다고 밝혔다. Arria 10 FPGA 부동소수점 DSP 블록에 더해서 간편한 개발 플로우를 이용할 수 있게 됨으로써 소프트웨어 프로그래머들이 곧바로 하드웨어로 변환할 수 있으므로 개발 시간 및 검증 시간을 단축할 수 있을 것이다.

Arria 10 FPGA 및 SoC에 대한 추가 설명
TSMC의 20SoC 프로세스 기술을 기반으로 한 Arria 10 FPGA와 SoC는 모노리딕 다이로 업계에서 가장 높은 용량과 가장 높은 DSP 자원을 제공한다. 특허를 보유한 중복성 기술을 이용함으로써 Altera는 115만 로직 엘리먼트(LE) 용량의 업계에서 가장 높은 밀도의 20nm FPGA 다이를 제공하게 되었다. Arria 10 디바이스는 가장 속도가 빠른 28nm 하이엔드 FPGA에 비해서 15퍼센트 더 우수한 성능을 제공하며 이전 세대 28nm Arria 제품에 비해서 최대 40퍼센트까지 더 낮은 전력을 달성한다.

20nm Arria 10 디바이스는 하드구현 부동소수점 DSP 블록을 채택하고 있는 업계에서 유일한 FPGA이자 FPGA 패브릭으로 하드구현 ARM® Cortex®-A9 프로세서 시스템을 채택하고 있는 유일한 20nm SoC이다. 이들 디바이스는 이전 세대 제품보다 4배 더 높은 대역폭을 제공하고 고성능 애플리케이션에 이용하기에 최적화된 다수의 기능들을 제공한다. Arria 10 디바이스의 그러한 기능들로는 다음을 포함한다:
• 칩-대-칩/칩-대-모듈 인터페이스에 이용하도록 최대 28.3Gbps로 동작하는 직렬 트랜시버
• 최대 17.4Gbps에 이르는 백플레인 지원
• 단일 디바이스로 최대 96개 트랜시버 채널 제공
• 듀얼 코어 ARM Cortex-A9 프로세서 시스템
• 하드구현 부동소수점 DSP 블록
• 차세대 메모리 지원. 업계에서 가장 앞선 2666Mbps 속도의 DDR4 지원, Hybrid Memory Cube 상호운용성을 이용한 고속 직렬 메모리 지원

공급
하드구현 부동소수점 DSP 블록을 통합한 Altera 20nm Arria 10 FPGA를 현재 공급하고 있다. Arria 10 디바이스의 하드구현 부동소수점 DSP 블록에 이용하기 위한 데모와 벤치마크를 포함하는 부동소수점 설계 플로우는 2014년 하반기에 제공할 예정이다. 고객들은 지금 바로 소프트 부동소수점 구현을 이용해서 Arria 10 FPGA를 이용한 설계를 시작하고 이들 설계 플로우를 제공하게 되었을 때 하드구현 부동소수점 구현으로 매끄럽게 이전할 수 있을 것이다.