이매지네이션은 새로운 MIPS CPU 포트폴리오에 대한 세부정보를 공개했다. 또한 MIPS 앱티브 코어에 대한 기존 포트폴리오를 업데이트하고 각 앱티브 라인의 확장된 코어를 소개했다. 특히 32비트와 64비트를 포함한 신규 MIPS CPU 세대를 올해 하반기에 공개할 예정이다.

새로운 MIPS 앱티브
이매지네이션은 인터앱티브(interAptive) 제품군에 적은 면적의 싱글코어 버전을 추가하고 마이크로앱티브(microAptive) 제품군에는 부동소수점 연산 버전을 추가해 MIPS 앱티브 세대 코어를 더욱 확장했다. 고성능 프로앱티브(proAptive)와 멀티스레드의 인터앱티브, 컴팩트한 마이크로앱티브는 최신 디자인에 적합한 업계 선도적인 저전력 성능과 효율성을 제공한다.

- 프로앱티브 라인은 선택적 하드웨어 부동소수점 연산 기능을 갖춘 싱글코어부터 식스 코어 버전까지의 구성으로 출시된다.
- 인터앱티브 라인은 하드웨어 멀티스레딩을 포함하며, 현재 선택적 부동소수점 연산 기능을 갖춘 싱글코어와 듀얼코어, 쿼드코어 구성으로 출시된다. 인터앱티브의 새로운 싱글코어 버전은 멀티코어 일관성과 관련된 추가적 로직(Extra Logic) 및 L2 캐쉬 컨트롤러를 제거하고 고효율, 멀티스레드의 싱글코어 프로세서를 제공한다.
- 마이크로앱티브 라인은 마이크로컨트롤러 및 깊이 내장된 프로세서를 목표로 하는 버전에서 사용 가능하다. 이를 통해 전기계기와 모터제어 등의 애플리케이션 분야에서 선택적 하드웨어 부동소수점 연산 장치를 구현할 수 있다.
차세대 MIPS ‘워리어’ 코어는 하이엔드와 미드엔드, 로우엔드용 마이크로컨트롤러 CPU에 걸쳐 우수한 성능과 효율성에 초점을 둔 32비트와 64비트의 제품들이 포함될 예정이다. 이 코어는 업계에서 가장 효율적인 RISC 아키텍처인 MIPS에 기반하며 주어진 실리콘 면적에서 최고의 성능과 최저의 전력소비를 달성하는 것이 목표다. MIPS의 32비트 및 64비트 명령 호환성을 기반으로 하는 ‘워리어’ 코어는 로우엔드부터 하이엔드까지 바이너리 호환성(Binary Compatibility)을 제공한다. 64비트 ‘워리어’ 코어는 32비트 코드를 실행하기 위한 초과 ‘배기지(Baggage)’가 불필요하며 지난 20년에 걸쳐 64비트 MIPS 아키텍처를 위해 구축된 다양한 범위의 도구와 애플리케이션을 ‘워리어’ 코드에서도 그대로 활용할 수 있다.
이매지네이션 테크놀로지스의 호세인 야세이(Hossein Yassaie) CEO는 “CPU 업계는 시장에서 고객의 선택을 원하는 상황이며, 우리는 MIPS를 확실한 대체안으로 내세울 계획이다”며 “이매지네이션은 다양하고 뛰어난 성능의 코어를 보유함은 물론, 현재 시장에서 유통되는 제품을 넘어 고효율 고성능의 ‘워리워’ 코어에 의해 라인업을 완성할 것”이라고 말했다. 그는 “전 세계 고객들과 이매지네이션의 선두적인 MIPS 코어 로드맵을 공유해 매우 긍정적인 반응을 얻고 있다”며 “MIPS와 함께 고객이 작은 내장용 장치부터 64비트의 멀티코어 제품까지의 다양한 애플리케이션을 장기간 혜택을 받고 사용할 수 있는 솔루션을 구상하고 있다”고 덧붙였다.
한편 올해 초 MIPS를 인수한 이매지네이션은 자사의 CPU 엔지니어링 팀을 통합하며 MIPS CPU 개발에 약 2배의 자원을 투입했다. 이와 함께 툴(Tool)과 컴파일러, 디버거, 운영시스템, 소프트웨어 등을 포함한 MIPS 개발에 투자를 아끼지 않고 있다.