Altera(NASDAQ: ALTR)는 업계에서 가장 높은 수준의 FPGA 및 SoC 성능과 디자이너 생산성을 가능하게 하는 설계 소프트웨어로서 Quartus® II 소프트웨어 버전 13.0을 제공한다고 밝혔다. 이 버전을 이용하면 28nm FPGA 및 SoC를 이용해서 설계하는 사용자들이 컴파일 시간을 평균적으로 25퍼센트 단축할 수 있다. 하이엔드 28nm Stratix® V FPGA를 이용한 아주 까다로운 디자인인 경우에는 이전 소프트웨어 와 비교해서 컴파일 시간을 평균적으로 50퍼센트까지 단축할 수 있게 되었다. 또한 Quartus II 소프트웨어 v13.0은 Stratix V FPGA를 이용해서 설계할 때 시장에 나와 있는 FPGA 중에서 가장 빠른 Fmax를 달성할 수 있도록 하고 가장 근접한 경쟁 제품과 비교해서 2개 속도 등급 더 우수한 속도를 달성할 수 있도록 한다.

이 릴리즈는 또한 이 개발 스위트의 고수준 C 기반, 시스템/IP 기반, 모델 기반 설계 플로우를 다음과 같이 향상시켰다.

- SDK for OpenCL : FPGA 설계 경험이 없는 소프트웨어 프로그래머라 하더라도 대대적 병렬 FPGA 기반 가속화기를 설계할 수 있는 길을 열었다. OpenCL 병렬 프로그래밍 모델은 코드-대-하드웨어 구현을 위한 가장 빠른 경로를 제공한다. FPGA를 이용해서 설계하는 소프트웨어 프로그래머들이 다른 하드웨어 아키텍처와 비교해서 훨씬 더 낮은 전력으로 더 높은 성능을 달성할 수 있도록 한다. SDK for OpenCL과 OpenCL을 지원하기 위해서 Altera가 새롭게 발표한 OpenCL의 Preferred Board Patner Program에 관한 자세한 내용은 오늘 날짜로 함께 발표된 보도자료에서 볼 수 있다.

- Qsys 시스템 통합 툴 : ARM® 기반 Cyclone® V SoC에 대한 지원을 확대하였다. 이제 Qsys를 이용해서 FPGA 패브릭으로 산업표준 AMBA® AHB 및 APB 버스 인터페이스를 작성할 수 있게 되었다. 더욱이 이들 인터페이스는 ARM의 TrustZone® 규격의 요구사항을 충족하므로 전체적인 SoC FPGA 기반 시스템을 중요한 시스템 자원을 위한 보안 영역과 그 외 나머지에 이용하기 위한 비-보안 영역으로 파티셔닝할 수 있게 되었다.

- DSP Builder 설계 툴 : 시스템 개발자가 자신의 DSP 디자인으로 고성능 고정소수점 및 부동소수점 알고리즘을 효과적으로 구현할 수 있게 하였다. 새로운 기능들로서 정밀도와 라운딩 파라미터화를 향상시킨 추가적인 math.h 함수, 고정소수점 및 부동소수점 FFT를 위한 파라미터화가능 FFT 블록, 더욱 더 효율적인 폴딩 기능, 향상된 자원 공유를 포함한다.

Quartus II 소프트웨어 v13.0이 제공하는 기능들에 대한 자세한 내용은 Altera의 What’s New in Quartus II Software 웹페이지에서 볼 수 있다.

가격 및 공급

Quartus II 소프트웨어 v13.0의 가입자 라이센스 버젼과 무료 웹버젼을 지금 바로 다운로드할 수 있다. Altera의 소프트웨어 가입 프로그램은 소프트웨어 제품과 유지보수 비용을 단일한 연간 가입비 지불로 통합함으로써 Altera 설계 소프트웨어에 대한 사용 권한을 편리하게 획득할 수 있도록 하고 있다. 가입자들에게는 Quartus II 소프트웨어, ModelSim®-Altera Starter Edition, Altera의 널리 이용되는 IP(DSP 및 메모리) 코어를 포함하는 전체적인 IP 베이스 스위트에 대한 사용 권한이 부여된다. 연간 소프트웨어 가입비는 노드 한정 PC 라이선스로 2,995달러이며 Altera의 eStore에서 구입할 수 있다.

Altera의 SDK for OpenCL은 현재 Altera의 웹사이트에서 별도의 다운로드로 이용할 수 있다. SDK for OpenCL의 연간 소프트웨어 가입비는 노드 한정 PC 라이선스로 995달러이다. (제품 문의 : 영업대리점 Axios – 031)776-9888)