PHY 서브레이어를 이해하면 자일링스의 고속 시리얼 트랜시버 아키텍터 위자드를 이용해 물리층을 커스터마이징하는데 도움이 된다.

Carol A. Fields / 자일링스 제품라인 수석 매니저

  상위 레벨에서 기가비트 트랜시버(GT)는 하나의 칩에서 다른 칩으로 매우 빠른 속도로 데이터를 내보내는 I/O의 고속도로와 같다. 적합한 GT를 사용하면 특히 통신 및 실시간 프로세싱 디자인에서 요구되는 병목현상을 해결하고 시스템 속도를 향상시킬 수 있다. 수많은 애플리케이션에서 GT를 사용하고 있지만 해당 마켓 분야마다 여러 표준과 프로토콜을 가지고 있으며, 모델을 사용한다. 간혹 하나의 애플리케이션에서 여러 표준이 고려되는 경우 디자이너는 해당 시스템에서 실행하고자 하는 기능에 부합하는 최상의 것을 찾아내야만 한다. 따라서 최고의 기가비트 트랜시버를 선택하기 위해서는 가장 최신의 프로토콜인지를 확인해야만 한다.
   업계 표준 커넥티비티 프로토콜은 무선 통신을 비롯한 컨수머 전자기기에 이르기까지 다양한 마켓 분야에 걸쳐 존재한다. 최신 프로토콜 중 대부분은 네트워크 디바이스와 소프트웨어 간의 상호 운영성이 레이어별로 분류되어 있는 오픈 시스템 인터커넥션(Open System Interconnection) 모델을 기반으로 하고 있다. FPGA 영역에서는 자일링스 LogiCORE™ 및 AllianceCORE 등과 같은 라이브러리의 IP(Intellectual Property)에 PCI Express와 같은 보다 상위 레벨의 시리얼 커넥티비티 프로토콜을 비롯해 1000BASE-X와 같은 보다 하위 레벨의 PHY(Physical-Layer) 프로토콜을 함께 사용한다.
   하지만 해당 디자인 프로젝트에 적합한 올바른 PHY 프로토콜 탬플릿을 결정하는 일이 항상 보다 상위 레벨의 프로토콜을 선택한다고 해서 해결되는 것은 아니다. 많은 산업분야에 걸쳐 통합과 디자인 재사용이 이뤄지면서 문제는 더욱 복잡해지고 있으며, 미로를 헤매게 만든다. 보다 상위 레이어의 프로토콜에 대한 이해와 더불어 각 산업분야에서 PHY를 어떻게 정의하고 있는지를 염두에 두면서 하위 레이어 프로토콜 스펙과의 관계를 파악한다면, 디자인 목표를 실현할 수 있는 최상의 자일링스 LogiCORE IP 고속 시리얼 트랜시버 아키텍처 위자드 프로토콜 탬플릿을 선택하는데 도움이 될 것이다.(www.xilinx.com/ products/design_resources/conn_central/ solution _kits/wizards/index.htm)
   이러한 프로토콜을 검토한 다음, 여러분의 디자인에 적합한 것을 선택하는데 도움이 될 만한 최선의 방법을 찾아보자.

OSI: 커넥티비티 프로토콜 템플릿
  OSI(Open System Interconnection)는 전세계 통신을 위한 ISO 표준(http://www.iso. org/iso/iso_catalogue/catalogue_tc/ catalogue_detail.htm?csnumber=20269)으로 7개의 레이어로 프로토콜을 구현하기 위한 프레임워크를 정의하고 있다. 하나의 레이어에서 다음 레이어로의 패스를 제어하는 것으로 하나의 스테이션 애플리케이션 레이어에서 시작해서 하단의 물리층까지 진행되며, 다음 스테이션의 채널에 통해 계층적으로 백업된다.
   최상위에서 최하위에 이르기까지 OSI 구조는 애플리케이션, 프리젠테이션, 세션, 전송, 네트워크, 데이터 링크, 물리층으로 이루어진다.
   애플리케이션 레이어 프로토콜은 애플리케이션 및 애플리케이션 관리, 시스템 관리에 적절한 정보 서비스를 제공함으로써 직접적으로 엔드 유저의 요구를 충족시켜준다. OSI 모델에서 다음 단계의 상위 레이어는 프리젠테이션 레이어로서 애플리케이션 레이어에서 넘겨받은 데이터의 의미를 전달하기 위해 선택한 일련의 서비스들을 제공한다. 이러한 서비스는 엔트리 익스체인지 관리 및 디스플레이, 구조화된 데이터 제어를 위한 것이다.
   세션 레이어는 프리젠테이션 엔티티(Presentation Entities) 간의 원활한 상호작용을 지원하게 되며, 전송 레이어는 보다 하위 레이어로 공급되는 해당 서비스와 관련된 전반적인 전송 서비스를 제공한다. 네트워크 레이어는 이러한 부분을 위해 네트워크에 접속되어 있는 2개의 전송 엔티티 사이에 있는 익스체인지 네트워크 서비스 데이터 유닛에 기능적, 절차적 방법을 제공한다.
   마지막으로 데이터 링크 레이어는 네트워크 엔티티 간의 데이터 링크를 구축하고 유지하고 수행하기 위한 기능적, 절차적 방법을 제공하며, 피지컬 레이어는 데이터 링크 엔티티 간의 물리적 접속을 구축하고 유지하고 수행하기 위한 기계적, 전자적, 기능적, 절차적 특성을 제공한다.

3개의 PHY 서브레이어
   오늘날 대부분의 범용 시리얼 커넥티비티 프로토콜은 OSI 레이어 모델을 모방한 것으로 유사한 기술 방법론을 사용하고 있는데, 예를 들어 물리층에서 애플리케이션 레이어에 이르는 계층 내의 7개 레이어를 통해 하나에 국한되지 않고 상위 레이어에서 하위 레이어까지 나타내는 것이다. 이 글에서 시리얼 커넥티비티 프로토콜 용어인 ‘higher(상위)’의 개념은 레이어 2-4(혹은 물리층 이상의 레이어)를 나타내는 것이다.
   PHY 레이어(레이어 1)는 2개에서 3개의 서브레이어로 구성되는데, PCS(Physical Coding Sublayer)와 PMA(Physical-Medium Attachment)를 비롯해 PMD (Physical-Medium Dependent)라고 불리는 옵션의 서브레이어가 있다. PHY 레이어를 구분할 때 PCS를 상위에, PMY 및 PMD 레이어는 하위에 사용한다. (그림 1)은 블록 다이어그램으로 레이어를 나타낸 것   이다.
  전송은 MAC(Media-Access Control) 레이어에서 PCS, PMA, PMD로 전달 명령에 따라 패킷이나 데이터가 이동하게 되며, 수신될 때는 역으로 진행된다. 자일링스가 PHY 서브레이어를 고속 시리얼 트랜시버에 구현하는 방법은 프로토콜에 따라 달라진다.
   물리층의 코딩 서브레이어는 상위 레벨의 레이어 2 데이터 링크(혹은 MAC) 레이어로 인터페이스된다. 이는 일반적으로 8b/10b 엔코딩/디코딩과 콤마 얼라인먼트, 채널 본딩, 클럭 보정 등으로 구현된다.
   보다 상위 레벨의 프로토콜 스펙은 PHY의 일부로서 PCS를 정의하거나 업계 표준 PCS를 참조할 수 있다. 예를 들어 2세대 Serial RapidIO 스펙에서는 PCS을 정의하고 있지만 디자이너는 PMA를 위해 CEI-6G-SR/LR 스펙을 사용한다. 따라서 FPGA 패브릭의 고속 시리얼 트랜시버 내에 PCS를 구현하거나 혹은 2개를 조합한 형태로 사용할 수 있다.
   한편 PMA 서브레이어는 종종 ‘전기적 스펙’으로 적용된다. PMA는 프로토콜의 적절한 SI(Signal Integrity)는 물론 다른 수많은 전형적인 기능들을 구현한다. 여기에는 컨피규레이션이 가능한 터미네이션 및 전압 스윙, 커플링을 제공하는 CML(Cur rent-Mode Logic) 드라이버/버퍼가 포함되어 있으며, 이외에도 최적의 SI를 위한 프로그래머블 프리-앰퍼시스 전송 및 수신 이퀄라이제이션을 비롯해 선택 가능한 오버샘플링으로 디바이스 및 트랜시버 타입(예를 들어 Spartan짋-6 GTP, Virtex짋-6 GTX)에 따른 라인 속도를 구현할 수 있다.
   추가 기능으로 PMA는 결정적인 데이터 경로의 지연시간을 최소화하기 위해 고정 지연시간 모드를 처리하는데, OOB(Out-of-Band) 시그널링 지원(특히 PCI Ex press 및 Serial ATA 프로토콜 요건을 해결하기 위해 설계됨)을 비롯해 보다 손쉬운 BER(Bit Error Rate) 체킹을 위한 슈도-랜덤(Pseudo-Random) 비트스트림 생성/체킹 로직을 통합하고 있다.
따라서 물리층 전송매체(Physical-Medium)에 종속된 서브레이어는 일반적으로 이더넷 프로토콜을 사용하는 PHY 레이어 스펙의 추가적인 부분이 된다. PMD는 물리층 전송매체 상의 개별 송수신 비트를 담당하며, 이러한 작업은 비트 타이밍, 신호 엔코딩, 물리층 전송매체와 케이블 혹은 와이어의 상호작용으로 처리된다.
   예를 들어, 1000BASE-X PCS/PMA LogiCORE를 구현하는데 있어 1-기가비트 이더넷 MAC이 1000BASE-X PMD 광학 트랜시버와 차례로 접속하기 위해 LogiCORE와 연결된다. 자일링스의 TEMAC(Trimode Ethernet MAC) LogiCORE는 종종 기가비트 트랜시버, GT라고 불리는 고속 시리얼 트랜시버의 후반부에 해당하는 PCS와 PMA 기능을 구현한다. PCS 레이어에서는 고속 시리얼 트랜시버가 엔코딩, 디코딩을 구현하며, FPGA 로직은 자동조정(Autonegotiation) 기능을 처리한다. PMD 서브레이어는 물리층 전송매체를 위한 트랜시버를 포함하고 있다.

PHY 처리에 있어서의 혼란
   실리콘 칩으로 PHY를 처리하는데 있어 많은 혼선이 따르고 있다. PHY는 서브레이어를 구성하고 있는 스펙층이다. 디자이너들이 종종 전기적 스펙을 따르는 PHY를 싱글 혹은 멀티플 디바이스로 구현할 수 있다. 서브레이어 활용은 마켓 영역 및 프로토콜에 따라 달라지는데, 범용 시리얼 프로토콜인 PCI Express의 경우에 PHY는 PCS와 PMA 서브레이어로 구성된다.
   통신 프로토콜 내의 PHY