매스웍스는 삼성동 코엑스 인터컨티넨탈호텔에서 개최된 매스웍스의 종합 기술 컨퍼런스인 MATLAB EXPO 2012에서 MATLAB에서 자동으로 HDL 코드를 생성해 엔지니어가 FPGA와 ASIC 설계를 손쉽게 구현할 수 있도록 지원하는 새로운 버전의 HDL Coder를 발표했다. 또한 FPGA와 ASIC 설계 테스트를 위한 FPGA hardware-in-the-loop을 포함하는 HDL Verifier도 함께 발표했다. 두 제품을 통해 매스웍스는 MATLAB과 Simulink에서 동시에 HDL 코드 생성과 검증을 지원한다.
매스웍스의 임베디드 응용 프로그램 및 인증 매니저인 톰 얼키넨(Tom Erkkinen)은 “모든 엔지니어들은 시스템 및 알고리즘 설계에 MATLAB 및 Simulink를 사용한다”며, “HDL Coder 및 HDL Verifier를 사용하면 FPGA와 ASIC 설계 개발 시 수동으로 HDL 코드나 테스트 벤치를 작성해야 하는 번거로움이 없다”고 말했다.
MATLAB 함수와 Simulink 모델로부터 이식과 합성이 가능한 VHDL 및 Verilog 코드를 HDL Coder에서 생성해 FPGA 프로그래밍이나 ASIC 프로토타입화 및 설계에 사용할 수 있다. 엔지니어링 팀은 하드웨어 구현을 위한 최적의 알고리즘을 즉시 파악할 수 있다. Simulink 모델과 생성된 HDL 코드 사이에 추적이 가능해 DO-254 및 기타 표준을 준수하는 고집적 응용 프로그램의 개발을 지원할 수 있다.
자일링스의 마케팅 및 비즈니스 개발 선임 부사장인 빈 랫포드는 “자일링스 ISE Design Suite와 통합된 HDL Coder는 알고리즘 개발자가 자일링스 FPGA를 대상으로 매스웍스 제품을 사용할 때에 사용상의 편의를 돕는 손쉬운 작업환경을 제공한다”고 말했다. 이 통합환경은 양사의 상호고객에게 생산성을 가속할 수 있도록 HDL Coder내에 Xilinx의 IP를 통합하는 기능도 제공한다.
HDL Verifier는 알테라 및 자일링스 FPGA 보드를 위한 FPGA hardware-in-the-loop 검증을 지원한다. HDL Verifier는 MATLAB과 Simulink를 케이던스 인사이시브, 멘토그래픽스의 모델심 및 퀘스타의 HDL 시뮬레이터와 연결하는 공동 시뮬레이션 인터페이스를 제공한다. 엔지니어는 HDL 구현이 MATLAB 알고리즘 및 Simulink 시스템 사양과 일치하는지 빠르게 확인할 수 있다.
알테라 제품 및 기업 마케팅 부사장인 빈스 후는 “업계에서 FPGA의 채택이 계속 늘어감에 따라 설계자는 시스템 모델과 FPGA 설계 사이의 검증에 대한 간극을 해소할 필요가 있다”며, “HDL Verifier는 시스템 모델을 FPGA 설계로 연결하고 엔지니어가 알테라 FPGA 및 Simulink를 통해 FPGA HIL(hardware-in-the-loop) 검증을 수행할 수 있도록 지원한다. 이 워크플로는 검증 주기를 단축하고 엔지니어가 안심하고 실리콘을 구현할 수 있도록 도와 준다.”고 전했다.