래티스 반도체(www.latticesemi.com)는 ispLEVER FPGA 디자인 툴 수트의 7.2 버전 서비스 팩2를 출시했다. SP2는 특히 LatticeECP3 디바이스 사용자들에게 중요한 업데이트된 기능을 제공하고, 또한 새로운 LatticeXP2 디바이스에 대한 지원도 포함된다.
마이크 켄드릭, 래티스 반도체 소프트웨어 제품 기획 매니저는 “서비스 팩2는 래티스 제품 디자인 지원의 폭을 한층 더 확대했다. 보다 명확히 말하자면, 업데이트된 최신 기능은 ECP3-70 및 ECP3-95 디바이스 사용자들이 동시에 작용하는 스위칭 아웃풋 노이즈(simultaneous switching output noise, SSO), 파워 및 타이밍과 같은 툴의 결과가 디자인의 보드-레벨에서와 동일하게 일치할 것이라는 더 큰 확신을 가지고 디자인 할 수 있게 해준다”며 “SP2는 또한 LatticeECP3 디바이스에서 DSP 애플리케이션 성능을 높였다”고 설명했다.
LatticeECP3 FPGA군에 대한 디자인 지원은 ispLEVER 7.2 SP1 디자인 툴 수트에서 처음 제공되었다. 서비스 팩2는 생산되고 있는 LatticeECP3-70과 ECP3-95디바이스의 가치를 더욱 높일 수 있도록 업데이트 되고 있다. IO프로토콜을 지원하는데 사용되는 PCS/SERDES 캘리브레이션 셋팅은 더욱 완벽한 동작을 할 수 있도록 제공하고 있다. sysDSP™ 블록 지원은 FIR 필터, 데시메이터(decimator), 인터폴레이터(interpolator), 매트릭스 멀티플리케이션 그리고 비디오와 같은 특정 애플리케이션을 기본 블럭의 더 높은 성능 모드를 제공할 수 있도록 강화되었다. LatticeECP3 디바이스의 sysDSP 아키텍쳐에서 강화된 캐스케이드 지원은 이러한 모드들을 가능케 했다.
서비스 팩2는 또한 최근 출시된 산업용 온도 범위를 충족 하는 비-휘발성 LatticeXP2 디바이스를 지원한다. 이 디바이스는 저가, 작은 풋프린트 BGA 또는 QFP 패키징으로 현재 이용 가능하다.
<저작권자(c)스마트앤컴퍼니. 무단전재-재배포금지>
