구리 배선 공정이 로직 제품 양산에 도입된 지 10년이 지난 현재, 구리 씨드(Seed)와 방지막(barrier) 물리적 증착 기법(Physical Vapor Deposition, PVD) 그리고 구리도금공정(electrochemical deposition)은 DRAM과 FLASH 메모리 칩을 생산하는데 사용되고 있다. 메모리 배선공정을 알루미늄에서 구리로의 전환시키는 것은 소자의 축척(scale)과 생산 비용을 절감하기 위한 기술적인 시도로 추진되고 있다.

  구리배선을 적용한 메모리에 있어서, 가장 중요한 것은 물리적 증착기법의 탄탈륨나이트라이드(Ta(N)) 확산 방지막의 역할이다. 이 막은 구리의 확산을 막는 확산 방지적 역할과 그에 수반되는 구리 씨드막과의 접합력 역할을 한다. 메모리 소자 생산에 있어서, 이 방지막을 차세대 소자 구조에 증착을 하는데 로직의 선폭보다 30% 좁은 구조를 채워야 하는 어려움이 있다. 이런 악조건에서 평면의 물리적 증착 기법(planar PVD)은 음영효과에 의한 제한을 받는데, 이것은 비아(via)또는 트랜치(trench)의 윗쪽 입구의 돌출로 인해 막을 불안전하게 형성하게 되며, 이로 인해 구리배선을 적절하게 채우지 못하게 되어 수율 손실을 유발하게 된다.
  이런 효과를 줄이기 위해 어떤 평면의 물리적 증착 기법(planar PVD) 공정에서는 보다 비싼 화학적 증착기법과 혼합하는 접근법을 연구하고 있다. 문제를 더 어렵게 하는 것은, 구조 안에서 낮은 비저항(resistivity) 구리에 비해 상대적으로 높은 비저항을 띈 Ta(N)의 비율을 최소화시키기 위해 Ta(N) 방지막은(평면에서 120짋   이내인) 매우 얇아야 한다는 것이다.
  앞에서 언급된 한계점을 극복하기 위해, 노벨러스(www.novellus.com)는 20/30나노대의 메모리 노드용으로 노벨러스 PVD Hollow Cathode Magnetron(HCM) 증착 기술에 기초를 둔 IONX XL(eXtended Life) Ta(N) 방지막 공정을 개발했다.
PVD 전용 방지막 공정은 high aspect ratio 메모리 구조에 놀라운 스텝 커버리지(step coverage)로 양질의 박막을 증착시킨다. 이러한 기술로 증착된 균일한 Ta(N) 박막은 높은 플라즈마 밀도와 웨이퍼 표면에 도달하기까지의 이온(ion)을 얼마나 효과적으로 조절하느냐에 따는 결과물이다.

  <그림>은 IONX XL Ta(N) 방지막으로 30나노대 메모리의 트랜치 위 측면에 돌출되지 않고 얇고 매우 균일하게 증착된 모양을 보여준다. 
  이런 견고한 구리 방지막은 차세대 메모리 공정의 기술적 요구를 충족시킬 뿐만 아니라 현재 경쟁 시장에서 제시되고 있는 소모성 비용(Cost of Consumables, CoC) 대비 40%나 절감시킬 수 있는 장점을 가진다. 매달100,000장의 웨이퍼를 생산하는 공장에서 2개의 구리배선공정을 가지고 있을 경우 효율적인 Ta(N) 타깃 관리를 통하여 매년 약 미화 1백만 불의 소모성비용을 줄일 수 있다.
  와이 팬 야우(Wai-Fan Yau) 노벨러스 통합금속(Integrated Metal) 사업부의 총괄부장이자 박사는 “메모리 기술이 구리배선으로 전환함에 따라 20/30나노대의 소자는 더욱 엄격한 공정기술과 Ta(N)의 비용절감에 대한 요구가 생겼다”라며 “새로운 IONX XL 방지막은 이러한 첨예한 기술적인 요구를 충족시키고 소모성 비용을 현저히 절감시킬 수 있다”고 설명했다.

   구리 방지막-씨드 공정 분야에서 노벨러스는 INOVA짋 NExT PVD 설비는 hollow cathode magnetron(HCM) IONX source 기술 특허를 보유하고 있으며, 30나노와 이 이후 세대에까지 PVD 기술을 연장할 수 있도록 축척화 할 수 있는 씨드층과 매우 균일한 방지막을 제공하고 있다.

     이재용 기자(hades@cyberes.co.kr)