PCIe는 PC와 애드온 카드 사이의 인터페이스 및 타이밍을 표준화시켰다. 다양한 애플리케이션들이 각각의 고유한 전류, 타이밍, 전압, 시퀀싱 기능을 위한 맞춤형 설계를 요구하고 있다. 디스크리트 솔루션은 높은 비용, 정확하지 않은 타이밍, 낮은 정밀도, 상대적으로 높은 BOM 비용과 관련된 신뢰성 문제가 있으며 설계 변경 시 유연하지 못하다. 래티스의 POWR1014A는 PCIe 전력관리 기능을 프로그램 가능한 저비용 솔루션에 통합했다.



표준화를 위한 요구사항
애드-온 주변장치를 통해 컴퓨터 기능을 확장하기 위해서는 가능한 다양한 제조업체들의 애플리케이션들을 실현하기 위한 인터페이스 표준이 필요하다. 무선 통신 기능을 추가해 데스크톱 기능을 향상시키거나 보다 많은 메모리를 추가함으로써 랩톱 컴퓨터의 성능을 증가시킴으로써 저가의 보급형 컴퓨터를 업그레이드하거나 개인의 요구에 최적화할 수 있다. 1990년대 초 PC 애드-온 카드의 표준화로 제조업체들의 외장 메모리를 랩톱에 추가할 수 있었다. PCMCIA(Personal Computer Memory Card International Association)는 인터페이스를 표준화하기 위해서 설립됐으며, 플러그-인 애드-온 카드의 형태로 플래시 또는 하드 디스크 드라이브를 사용해 랩톱 메모리를 확장할 수 있도록 지원했다. 당연히 수많은 제조업체들도 신속하게 자신들의 특화된 기능이 PCMCIA 카드를 통해 추가될 수 있도록 구현했다.
몇몇 예를 들면 스토리지, 통신, 게임 등의 애플리케이션 제조업체들은 인터페이스를 이해하거나 랩톱이 자신들의 디바이스들을 지원하도록 표준에 영향을 미치기 위해서 PCMCIA에 참여했다. 호스트 시스템과 카드 애플리케이션이 다양해지면서 전력 전달 및 시스템 고장을 방지하기 위해서 카드의 동작 및 스타트업 전력 요구사항에 대해 세심한 고려가 필요해졌다. 예를 들어, 많은 애플리케이션에서 요구하는 디스크 드라이브 모터 스타트업 또는 전력 홀드-업 커패시터가 잠재적인 문제를 안고 있었다. 이들은 호스트 전원장치에 과부하를 일으키는 돌입(in-rush) 전류의 원인이 될 수 있기 때문에, 시스템 충돌을 일으키거나 호스트 딜리버리 MOSFET 전력 스위치의 SOA(Safe Operating)를 초과할 수 있다. 전압, 전류(서지 전류 포함), 시퀀싱은 PCMCIA 표준 위원회가 다뤄야 할 쟁점이었다. PCMCIA가 비록 해체되긴 했지만 전력 전달 사양들의 표준화 성과는 PCMCIA 카드들을 대체한 PC 카드를 포함해 다양한 애드-온에 현재 적용되고 있다.

시스템 설계 접근법
PC 카드와 같이 PCIe(PCI Express)는 PC의 애드-온 카드에 대한 전력 요구사항을 충족한다. 동일한 전력 전달 고려사항들이 적용되며, PC 카드와 같이 PCIe 카드는 애플리케이션에 따라서 시퀀싱과 모니터링을 필요로 하는 보조 전압을 생성한다. 주변장치와 그와 관련된 입력 커패시턴스가 온/오프 상태를 주기적으로 반복하여 삽입 및 제거되어야 하기 때문에, 돌입 전류 대책이 여전히 필요하다. 전력관리는 디스크리트 로직 회로 및 ASIC 컨트롤러에 의해 지원되는 MOSFET 스위치에 의해 제어되는 1개 이상의 전압으로부터 핫스왑/소프트 스타트 컨트롤러, 서플라이 시퀀서 및 트랙커, 전압 감시기(Supervisor), 리셋 제너레이터, 와치독 타이머(Watchdog Timer) 등과 같은 ASSP로 진화해 왔다. 하지만, 다양한 애플리케이션은 다양한 조합과 다양한 버전의 ASSP를 필요로 하기 때문에, 포괄적인 전력관리 설계는 비용이 높고 복잡해질 수 있다. 많은 제조업체들이 수많은 디바이스들을 제공하고 있기 때문에, 적절한 조합의 디바이스들을 선택하는 일이 어려울 수 있다. 당연히 설계자들은 일반적으로 가능한 특정 고장 시나리오를 무시하거나 특정 시퀀스가 항상 발생할 것이라고 가정함으로써 자신들의 전력관리 설계를 단순화시킨다. 입력 공급 전압만을 모니터링 한 다음 특정 레귤레이터의 파워 굿 상태로 다음 레귤레이터를 활성화시키려고 시도함으로써 다른 보조 전압의 시퀀싱을 실행하는 전력관리 설계를 예를 들 수 있다. 확실히 이러한 접근법을 통해 디스크리트 시퀀서와 각 레일을 모니터링하는 다수의 정밀 전압 모니터에 대한 요구를 완화시킴으로써 비용과 복잡성을 줄일 수 있다. 하지만, 이러한 순차적인 접근법이 비용과 복잡성을 줄일지라도 전원장치 고장 응답 시간이 상당히 지연될 수 있으며, 이로 인해 취약한 패킷의 형태로 심각한 데이터 변형이나 저장된 데이터의 손상이 발생할 수 있다.



PCIe 전압, 전류, 그리고 카드 입력 커패시턴스는 다양한 슬롯에 대해 정의되어 있다. 표 1은 다양한 카드에 대한 돌입 전류를 포함해 +12 V 및 +3.3 V 공급 전압, 공차, 용량성 부하, 최대 전류 등을 정의하고 있는 PCIe 사양을 나타낸 것이다. PCIe는 또한 스타트업 전압 회전율(slew rate)을 제한하기 위해서 세심한 주의를 필요로 하는 핫-스왑 카드를 지원한다. 전압 회전율 제한을 결정하기 위해서 공급을 모니터링해야 하는 입력에 전압 감시기를 사용해야 한다. PCIe가 전원장치의 시퀀싱을 지정하고 있지 않을지라도 보조 전원을 사용하는 각각의 애플리케이션이 복잡한 시퀀싱을 요구할 수도 있다.



그림 1은 PCIe 카드의 스타트업 시퀀스를 나타낸 것이다. 화살표로 나타낸 주요 사양은 카드가 삽입되고 12 V 및 3 V 전원장치가 안정화한 후로부터 100 ms 동안이다. 100 ms 후에 카드는 PERST# 신호를 높게 발생시킴으로써 PCIe 버스 호스트에 의해 활성화된다. 일반적으로 100 ms의 시간은 보조 카드 전원의 전체 시퀀싱과 대형 FPGA, ASIC, 기타 구성 가능한 디바이스의 초기화를 위한 시간으로서는 너무 짧은 시간이다. 일반적으로 각 보드의 개별적인 요구사항을 충족시키기 위해서는 PERST# 신호의 펄스 연장 또는 지연이 필요하다.



그림 2는 PCIe 카드의 전력 다운 시퀀스를 나타낸 것이다. PERST#는 셧다운을 초기화하여 전원장치들이 손상되기 전에 제어된 방법으로 디바이스들의 전력을 다운시킬 수 있도록 해준다. 카드가 갑자기 제거되어 소켓에 전력이 공급되면, 디바이스의 전력이 갑자기 다운되어 치명적인 결과를 초래할 수 있다. 보드를 설계할 때 주의를 기울인다면, 갑작스런 제거를 처리하여 보드의 전력을 제어된 방법으로 다운시킬 수 있다. PCIe 전력관리를 설계할 경우에 수많은 기술적 과제들을 해결해야만 한다. 예를 들면 다음과 같다:
- 돌입 전류는 각 설계에 따라 달라지며, 심지어 잠시라도 최대 PCIe 공급 전류 사양을 초과할 수 없다. 돌입 전류의 규모와 지속 시간 모두 보드 입력 커패시턴스, 그리고 FPGA 또는 ASIC의 스타트업 전류 등과 같은 다른 다양한 요소들에 따라 달라진다.

- 카드가 각 애플리케이션에 따라서 독특한 핫스왑 컨트롤러 회로를 요구할 수 있다.
- 전원장치 시퀀싱, FPGA 설정 시간, CPU 리셋을 지원할 수 있도록 PERST# 신호가 리셋 타이밍을 늦출 수 있도록 타이밍을 100 ms 이상으로 확장시켜야만 할 수도 있다.
- 설계는 시스템 오류를 일으키지 않으면서 핫스왑 추출 시에 즉각적으로 응답하여 보드의 전력을 다운시킬 수 있을 만큼 신속해야만 한다.
- 모든 전원장치는 동작 무결성을 유지하기 위해서 과소, 과대 전압 조건에 대해 모니터링되어야 한다.
- 전원장치의 시퀀싱은 유연해야만 하는 데, 모든 애플리케이션에 따라 다를 수 있고 설계 반복을 위해 변경되어야만 할 수도 있기 때문이다.
- CPU와 같은 복잡한 칩들을 포함하고 있는 보드들은 I/O 전압을 초기화하기 전에 일반적으로 안정적인 코어 전압을 요구한다.

디스크리트 설계의 제한사항
이러한 기술적 과제를 해결할 수 있는 방법은 무엇일까? PCIe 카드를 위한 전력관리 기능의 설계를 위한 전통적인 접근법은 디스크리트 솔루션을 사용하는 것이다. 그림 3은 이와 같은 접근법을 나타낸 것으로 핫스왑 컨트롤러, 시퀀서, 감시기, 리셋 제너레이터, 와치독 타이머 등이 모두 개별적으로 구현되어 있다. 하지만, 이러한 접근법에는 치명적인 단점이 있다. 디스크리트 구현방법은 다양하게 선택 가능한 디바이스로부터 선택하기 위해서 연구 데이터시트가 필요하다. 디스크리트 설계는 유연하지 않다. 설계가 변경되거나 애플리케이션이 달라질 경우에 다른 디스크리트 디바이스 세트를 필요로 하기 때문이다. 자체 타이밍을 형성하기 위해서 R/C 회로를 사용하는 타이밍 및 제어 회로는 컴포넌트, 수명, 전압 공급이 변경됨에 따라 변경될 수 있다. 마지막으로 디스크리트 설계는 다수의 공급업체들이 공급하는 디바이스들 간의 상호운용성 문제로 인해 갑작스러운 추출 등과 같은 고장 조건에 대해 응답 속도가 느리다.

통합 솔루션
전력관리 기능을 시스템에 통합하여 모든 전력관리 기능을 제공하면서 중복 기능들을 제거함으로써 비용을 대폭 줄일 수 있다. 공통 자원을 공유하는 기능들을 통합할 수 있다. 예를 들어, 다수의 전압 감시기, 시퀀서, 핫스왑 컨트롤러, 리셋 제너레이터 IC, 트림 및 마진 기능 등을 단일 IC에 구축할 수 있다. 단일 초정밀 밴드-갭 레퍼런스를 복수의 기능을 위해 공유함으로써 정확도 또는 신뢰성을 희생시키지 않으면서 비용을 추가적으로 낮출 수 있다. 보다 중요한 것은 통합을 통해 디스크리트 솔루션에서 발생하는 통신 시간 지연을 제거할 수 있다. 고장이 마이크로프로세서-모니터링 시스템에서 일반적인 수백 밀리초가 아닌 수십 마이크로초 단위로 발생할 수 있다. ADC와 DAC를 추가함으로써 트림, 마진, 전압 측정 등의 기능을 간편하게 달성할 수 있다.
전력관리 기능에 요구되는 일부 디스크리트 디바이스들을 통합할 수 있는 ASIC이 제공되고 있다. 하지만, 솔루션을 완성하기 위해서 일반적으로 마이크로프로세서를 포함해 추가적인 IC를 필요로 하며, 애플리케이션을 위해 필요하지 않은 기능들도 포함될 수 있다. 뿐만 아니라, ASIC-기반 솔루션은 시뮬레이션이 어렵고, ‘고정’ 접근법이기 때문에 보드에 어떠한 변경도 허용되지 않는다.
대안적이고 보다 효과적인 접근법은 단일 통합 전력관리 IC를 사용하는 것이다. 모든 전력관리 기능들을 통합함으로써 디스크리트 솔루션과 관련된 몇 가지 주요 문제를 극복할 수 있다. 다양한 제조업체들이 제공하는 개별 디바이스와 관련된 상호 통신 문제와 시스템 고장 조건에 대한 느린 응답 특성 역시 완화된다: 고장을 단 수 마이크로초 이내에 해결할 수 있다. 다수의 채널을 통해 주요 기능들이 공유되기 때문에 전체 비용 역시 절감된다.



예를 들어, 래티스 POWR1014A는 단일 밴드 갭 레퍼런스를 사용하는 10개의 프로그램 가능한 전압 감시기를 통합하고 있기 때문에, 모든 채널들이 0.3% 전압 모니터링 정확도를 지원할 수 있다.
내부 클록 및 내장 디지털 타이머는 외부 R/C 네트워크를 사용하는 디바이스 관련 부정확도 문제를 해결한다. 디지털 I/O, 프로그램 가능 타이머, CPLD 코어는 PERST# 및 PRSNT#의 모니터링, 카드-지정 타이밍 생성의 정확한 시퀀싱과 설정을 보장한다. 리셋 또는 브라운아웃 조건에 대해 시스템에 경고를 보낼 수 있는 입력에 따라 추가 신호들이 생성될 수 있다. POWR1014A는 N 채널 MOSFET를 제어하기 위한 2개의 충전 펌프를 포함하고 있다. PCIe 제한 조건을 유지하기 위해 시스템의 전류와 전압을 모니터링하면서 게이트 전압과 충전 속도를 변경함으로써 핫스왑 기능을 개별 애플리케이션을 위해 간편하게 조정할 수 있다. CPLD 코어는 다양한 애플리케이션, 보드 수정, 공급자 편차 등에 따라 설계를 간편하게 변경할 수 있도록 해준다. 래티스의 PAC-Designer 설계 소프트웨어를 통해 입력 및 출력을 간편하게 설정하고, CPLD 코어를 프로그램 할 수 있다.