래티스 반도체, HSR 프로토콜 지원 첫번째 FPGA 이더넷 스위치 IP 코어 발표

  래티스 반도체와 플렉시빌리스(Flexibilis)가 HSR 프로토콜(IEC 62439-3)을 지원하는 Flexibilis Ethernet switch(FES) IP 코어를 출시했다. 3배속(10Mbps/100Mbps/1Gbps) FES IP 코어는 이더넷 레이어 2에서 동작하며 포트 당 기가비트의 전달 능력으로 스위칭을 한다. 기가비트 파이버 광학 이더넷 인터페이스 및 기가비트 트위스티디 페어 코퍼 이더넷 인터페이스를 모두 지원하며. QOS는 포트 당 최대 네 개의 큐까지 지원된다. 다섯 가지 버전으로 발표된 FES-IP 코어는  포트와 기능의 수가 다르다. 
 
  IEC 프로토콜(IEC 62439-3)은 비용 대비 효과가 좋은 리던던시(redundancy)를 제공하며 오류가 발생할 경우 즉각 복구를 한다. HSR(High-availability Seamless Redundancy) 프로토콜은 시간 동기화가 필요한 곳에서 보통 이용된다. 그래서 IEEE1588 정밀 타이밍 프로토콜(PTP) 엔드-투-엔드 투명 전환 기능 또한 포함되어 있다. IP 코어는 높은 가용성, 기가비트급 데이터 전송 능력 및 마이크로초 이하의 정확도를 요구하는 광범위한 애플리케이션에 적용할 수 있다.
  대상 애플리케이션에는 스마트 그리드 변전소 자동화 시스템, 네트워크화 된 공업용 자동화 시스템 기어 및 가용성 네트워크 장비가 포함된다.  FES IP 코어는 IEEE 1588 버전 2 엔드-투-엔드 투명 스위치 기능을 갖추고 있어, 대규모 네트워크에서 클록 정보의 품질저하 방지 능력을 향상시켜 준다. 이것은 미래의 모바일 무선 통신망 기지국, 유선 연결, 전기 변전소 및 공업용 자동화 시스템과 기타 제어 및 측정 애플리케이션에서의 엄격한 클록 품질 요구 조건을 맞추는데 아주 중요하다.
  또 클록 전송시 나노초 급의 정확도는 핵심적 애플리케이션에서 GPS 기반 동기화의 백업 및 교체를 가능케 해준다. 이 기능은 FES IP 코어를 모바일 백홀 라우터, 셀 사이트 라우터 및 공업용 자동화 시스템 제품과 같은 애플리케이션에 적합하게 해 준다. Flexibilis의 관계자는 래티스의 LatticeECP3 FPGA가 자사의 IP를 통해 최대한의 가치를 제공할 수 있는 완벽한 플랫폼을 제공해 줄 것이라고 밝혔다.

  래릿 메라니(Lalit Merani) 래티스 제품 마케팅 매니저는 “우리는 Flexibilis와의 협력을 통해 개발보드를 포함한 완벽한 시스템 솔루션을 고객들에게 제공한다. LatticeECP3 FPGA를 사용하는 저비용 및 고성능 애플리케이션 규격에 적합한 이더넷 기술을 빠르게 적용할 수 있게 해준다.” 이어 그는 “이 시스템 IP 코어를 통하여 당사의 OEM 고객들은 자신들의 설계에 IEC HSR 초안 표준을 바로 구현할 수 있게 해주며. 표준이 발전함에 따라 설치된 베이스를 업그레이드 할 수 있다”고 밝혔다.  <전자과학 2011년 08월호 기재>