보안제어 FPGA, Lattice Mach-N2 발표, AI로 설계자 의도 더욱 신속하게 해결
사이버 공격이 데이터센터, 네트워크 인프라, 엣지 디바이스를 겨냥하는 사례가 많아지고 있는 가운데, 더 빠르고 정교한 보안 제어 및 관리가 요구되고 있다.
이에 대응해, 래티스 반도체는 첨단 인프라의 시스템 제어 및 보안 용도로 래티스 마크-N2(Lattice Mach™-N2) FPGA 제품군을 새롭게 개발했다. 이 회사는 오랫동안 구축해온 보안 제어 FPGA 리더십을 더욱 확대한 것이라고 밝혔다.
래티스 넥서스 2(Lattice Nexus™ 2) 소형 FPGA 플랫폼을 기반으로 하는 Mach-N2는 통합 플래시, 하드웨어 신뢰 기반(Root of Trust), 암호화 유연성(crypto agility)을 갖춘 CNSA 2.0 준수 양자 내성 암호(post-quantum cryptography, PQC) 기술을 결합했다. 이는 차세대 시스템 전반에 걸쳐 신뢰할 수 있는 상시 가동(always-on) 시스템 제어 및 보안 기능을 제공한다는 의미이기도 하다.
이기훈 이사, 래티스 코리아
래티스 코리아 이기훈 이사는 온라인 간담회를 통해 래티스 넥서스 2의 가장 큰 장점으로 업계 선도적인 보안성을 들었다. “암호화 유연성, 양자 내성 지원, 위변조 방지(anti-tamper)는 물론 빠른 부팅(30ms 이내) 및 통합 플래시 메모리를 제공하고 FPGA 설계 보안 및 전송중인 사용자 데이터 보안을 지원한다.”
래티스 반도체의 에삼 엘라시마위(Esam Elashmawi) 최고 전략 및 마케팅 책임자(CSMO)도 " Mach-N2는 로직 밀도와 대역폭 측면에서 의미 있는 진전을 달성했을 뿐만 아니라 수명 주기가 긴 시스템을 위해 동급 제품 중에서 가장 완벽한 양자 암호 보안 기능 세트를 제공한다"고 밝혔다.
업체에서 Lattice Mach-N2의 주요 특성은 ▲시스템 제어 및 성능 ▲첨단 보안 및 암호화 유연성 ▲통합 플래시 및 인스턴트 온(Instant-on) 설정 ▲고속 연결성 등 4가지 정도이다.
먼저, 시스템 제어 및 성능이다. 이 솔루션은 첨단 시스템 제어 기능을 위한 최대 2배 높은 로직 밀도를 가졌다. 최신 시스템 온 칩(SoC) 및 프로세서에 직접 연결할 수 있는 향상된 SERDES 대역폭, 실시간 시스템 모니터링을 위한 저지연 확정적 응답 속도를 지원한다. 이에 컴퓨팅, 통신 및 산업용 인프라를 위한 전원 시퀀싱 및 시스템 관리 지원에 적합하다.
마크-N2(Lattice Mach™-N2) FPGA 제품군
두 번째, 첨단 보안 및 암호화 유연성이다. CNSA 2.0 준수 PQC 인증을 위한 ML-DSA, LMS, XMSS 지원 및 키 교환을 위한 ML-KEM을 지원한다. 현장 업데이트 가능한 알고리즘을 통한 암호화 유연성 및 롤백 방지(ARP) 기능 제공한다. 사용자 설정이 가능한 대응 동작을 지원하는 첨단 위변조 방지(anti-tamper) 모니터링을 지원한다.
세 번째, 통합 플래시 및 인스턴트 온(Instant-on) 설정이다. 온칩 비휘발성 플래시를 탑재하여, 구성 비트스트림 및 사용자 플래시 메모리(UFM)에 대한 외부 접근을 차단함으로써 보안성을 강화한다. 220k의 시스템 로직 셀 디바이스가 30밀리초 이내에 완벽하게 설정되어 전원 켜짐 및 꺼짐 과정 중 시스템 리스크를 최소화했다.
마지막으로 PCIe® 4.0 및 10G 이더넷과 최대 16Gbps SERDES를 지원하는 고속 연결성이다.
이기훈 이사는 이러한 특성을 종합하여 래티스Mach-N2 FPGA는 “빠르고, 안전하며, 안정적”이라고 요약했다.
이번 신제품은 래티스 래디언트(Lattice Radiant®) 설계 소프트웨어의 최신 버전과 새롭게 출시된 래티스 프롬프트(Lattice Prompt™) AI 설계 툴을 통해 지원된다.
AI 기반 FPGA 개발의 새로운 표준을 제시
AI 기반 FPGA 개발 툴 신제품 '래티스 프롬프트(Lattice Prompt)’는 소형 및 중형 FPGA의 전체 설계 주기에 걸쳐 FPGA 개발자들의 작업 방식을 새롭게 정의했다.
'래티스 프롬프트(Lattice Prompt)’
래티스 프롬프트는 개발자들이 기존에 사용하고 있는 AI 에이전트 툴과 연동되며, 이들 기존 툴과 래티스의 설계 툴, 지식 기반 및 문서를 결합하여 자연어 입력을 검증된 응답으로 변환함으로써 설계 성능과 역량을 최적화하는 동시에 FPGA 개발을 극적으로 가속화한다.
이에 이기훈 이사는 “FPGA를 자연어로 설계하여 선호하는 AI 툴과 연동할 수 있으며 생산성 향상 효과가 10배 이상이다. 조기 사용자 그룹, 며칠씩 걸리던 작업을 몇 시간 만에 완수하며 래티스 전문 지식을 AI 설계 플로우에 통합할 수 있다”고 말했다. 한마디로 설계 엔지니어가 혁신과 창의성에 주력할 수 있도록 지원한다는 것이다.
<저작권자(c)스마트앤컴퍼니. 무단전재-재배포금지>
