[기고] Certus-NX: 래티스는 왜 혁신적인 범용 FPGA라고 말하는가

  • 2020-09-07
  • 글 / 린리 그웬납(Linley Gwennap), 수석 애널리스트(Principal Analyst), 린리 그룹(The Linley Group)


FD-SOI 기술 적용, 표준적 CMOS와 달리 전력 크게 낮추어

Certus-NX는 Lattice Nexus 제품군의 두 번째 제품으로서, FD-SOI 기술을 더 다양한 애플리케이션에 활용할 수 있도록 한다. 이들 범용 FPGA는 낮은 전력, 작은 패키지, 유연한 I/O를 특징으로 하며, PCIe Gen2, 기가비트 이더넷, 첨단 암호화를 지원한다. 스마트 홈, IoT, 컨슈머 네트워킹, 모터 제어 같은 다양한 애플리케이션에 사용하기에 적합하다.

이 화이트 페이퍼는 래티스(Lattice)가 지원해서 외부 저자가 작성한 것이다



머리말

래티스(Lattice)의 Nexus FPGA 제품군으로 추가된 Certus-NX는 PCI Express와 이더넷 커넥티비티를 필요로 하는 애플리케이션을 겨냥해서 출시 되었다.

이 시리즈는 두 가지 모델을 제공한다. 17,000 로직 셀을 제공하는 것과 39,000 로직 셀을 제공하는 것이다. 더 대형인 Certus-NX-40은 PCIe Gen2 인터페이스를 제공하므로, 호스트 프로세서, 무선 및 유선 통신 칩, 여타 디바이스로 연결할 수 있다. 두 제품 모두 하드블록 로직 기반의 기가비트 이더넷을 지원하므로 성능과 전력 효율을 향상시킨다. 또한 이들 신제품은 경쟁 제품과 비교해서 훨씬 더 작은 패키지로 두 배의 I/O 밀도를 제공한다.

Nexus 플랫폼의 가장 큰 특징은 FDSOI 제조 기술을 적용한다는 점이다. 이 기술은 표준적 CMOS와 다른 접근법을 취해서 전력을 크게 낮춘다. 그러므로 그림 1에서 보듯이, Certus-NX는 인텔(Intel)이나 자일링스(Xilinx)의 비슷한 FPGA들과 비교해서 3~4배 더 적은 전력을 소모한다. 컨피규레이션 시간이 신속하므로 시스템이 더 빠르게 부팅한다.
보안과 관련해서 인증과 암호화를 위한 하드 블록들을 포함한다.



Certus-NX는 에지에서 가동되는 자동화 산업용 장비에서부터 5G 통신 인프라와 클라우드 데이터 센터에 이르기까지 다양한 제어 및 처리 애플리케이션에 사용하기에 적합하다. 이들 FPGA 제품은 다양한 통신 프로토콜을 지원하며, 인터넷 연결 디바이스에 필요로 하는 보안 기능을 포함한다. 또한 이들 제품은 통신 작업을 수행하면서 신경망(AI)을 처리할 수 있다. 또한 Certus-NX는 아날로그 모터와 센서로 연결할 수 있다.

어떤 제품인가

Certus-NX FPGA는 유연한 I/O와 충분한 수의 게이트를 제공하므로 다양한 프로토콜을 구현할 수 있다. 최대 39,000 로직 셀을 제공하므로, 많은 디자인으로 충분한 로직이 남으므로 임베디드 DSP 코어를 사용해서 신경망이나 여타 가속화 기능을 구현할 수 있다. 하드 암호화 블록을 사용해서 부팅 코드인증을 위한 타원 곡선(ECDSA) 알고리즘과 벌크 암호화를 위한 AES를 가속화할 수 있다. 또한 CDR(clock and data recovery) 용의 하드 블록 로직을 포함하고 최대 1Gbps의 이더넷 데이터 레이트를 지원한다. 이 블록과 함께 LUT를 결합해서 이더넷 프로토콜을 구현하고 외부적 PHY 칩으로 SGMII를 구현할 수 있다.

고속 통신용으로 Certus-NX-40은 PCIe Gen2 컨트롤러 용의 하드 로직을 포함한다(그림 2). 이 인터페이스는 단일 레인으로 최대 5Gbps로 동작한다. 두 제품 모두 2개 아날로그-디지털 컨버터(ADC)를 포함한다. 이들 ADC는 각기 12비트 SAR(successiveapproximation)방식이고 최대 1Msps로 동작한다.



또한 이 칩의 프로그래머블 I/O를 사용해서 LVDS, subLVDS, DDR3-1066에 이르는 DRAM을 비롯해서 최대 1.5Gbps로 단일 및 차동 인터페이스를 구현할 수 있다. 이들 인터페이스를 위해서는 LUT를 사용해서 컨트롤러를 구현해야 한다. 로직 패브릭으로 LUT, 임베디드 메모리, DSP 용의 18x18비트 곱셈기를 포함한다. 패브릭 바깥에는 “대형 RAM”이 최대 2.5Mb 블록을 제공하므로 추가적인 저장을 할 수 있다.

FD-SOI 기술은 역 바디 바이어스가 가능하다. 그러므로 Lattice는 이 기술을 사용해서 표준 CMOS에 비해서 누설 전류를 75%까지 낮추고 있다. 1.0V로 동작함으로써 동적 전력을 낮춘다. 이 기술은 또한 신뢰성을 향상시킨다. FPGA의 컨피규레이션은 SARM에 저장한다. 그러므로 임의적 소프트 오류가 결함(SEU)을 일으킬 수 있다. CMOS에 비해서 FD-SOI는 소프트 SRAM 오류를 99% 이상 제거한다. 그러므로 SEU를 거의 일으키지 않는다고 할 수 있다.

Certus-NX 제품은 가장 작게는 6mm x 6mm에 이르기까지 다양한 패키지로 제공된다. 전력 요구량을 낮추므로 전원과 그라운드 배선 수를 줄이고, 남는 공간으로 I/O를 늘릴 수 있다. 가장 작은 패키지로는 최대 82개 I/O를 제공하고, 가장 큰(14mm) 패키지로는 192개 I/O가 가능하다. 또한 래티스는 SRAM으로 FPGA 컨피규레이션을 로드하기 위해서 소요되는 시간을 단축함으로써 부팅 시간을 단축한다. 외부적 플래시 메모리로 quad-SPI를 통해서 Certus-NX-40을 단 14ms에 실행할 수 있다. 실제로 I/O가 단 3ms에 초기화한다.

다른 제품과는

PCIe를 필요로 하는 애플리케이션 용으로 Certus-NX-40은 인텔의 Cyclone V나 자일링스의 Artix-7 제품군과 경쟁 관계이다. 두 제품군 모두 28nm CMOS FPGA로서 하드 PCIe 인터페이스를 포함한다. 두 제품군으로 비교를 위해서 대략 50,000 로직 셀인 제품을 선택했다. 이보다 더 소형 제품은 약 33,000 로직 셀로서, Certus-NX 제품보다 훨씬 작기 때문이다. 표 1에서 보듯이, 이들 제품은 게이트 수가 더 많기 때문에 총 메모리가 약간 더 크다. 또한 경쟁 제품들이 더 많은 DSP 블록을 제공한다.



Certus-NX가 여러 면에서 유리하다는 것을 알 수 있다. 사용자 모드 AES 가속화뿐만 아니라 FPGA 컨피규레이션 비트스트림을 인증(ECDSA)하고 암호화하므로 암호화 지원이 더 우수하다. 인텔과 자일링스는 구성에 대해서 인증을 하지 않고 AES만 지원한다.

Cyclone FPGA는 또 PCIe Gen2 지원을 하지 않으며, 다만 2개 Gen1 레인이 동일한 총 대역폭을 제공한다. 그리고 이더넷 디자인 용으로 하드 CDR 블록 로직을 제공하지 않는다. Certus-NX는 I/O 속도가 가장 빠르고, 패키지 크기가 1/3이므로 보드 면적을 절약한다.

PCIe 인터페이스를 필요로 하지 않는 애플리케이션으로는 Certus FPGA가 Cyclone V E 제품군 및 Spartan-7 제품군과 경쟁 관계이다. 표 2는 Certus-NX-17과 이들 제품군으로 비슷한 용량의 제품들을 비교한 것이다. 래티스 제품이 로직 셀은 약간 적은데, 패브릭으로 임베딩된 것이나 패브릭 바깥의 대형 블록으로나 훨씬 더 많은 메모리를 제공한다.



그러므로 더 많은 데이터를 버퍼링하고 더 큰 용량의 신경망을 저장할 수 있다. 앞서의 비교와 마찬가지로, Certus-NX는 암호화 지원, I/O 속도에 있어서 더 우수하다. 또한 극소형 6mm 패키지가 1/4 미만의 보드 공간을 차지하고 약 두 배의 I/O 밀도를 제공한다. Certus-NX는 동급으로 하드 이더넷 로직을 제공하는 유일한 FPGA 제품이다.

Certus-NX 제품은 고유의 FD-SOI 기술을 사용해서 전력과 고장률 면에서 유리하다. 그림 1에서 보았듯이, 기본적 구현으로 Certus-NX 칩은 인텔이나 자일링스 제품과 비교해서 3~4배 더 적은 전력을 소모한다. 래태스 칩은 19 FIT(failures in time)으로, 경쟁 제품들보다 160배 더 우수하다. 또한 quad-SPI 메모리로 부팅할 때 경쟁 제품들보다 컨피규레이션 시간이 10배 더 빠르다.

경쟁 제품들은 I/O 핀으로 instant-on을 제공하지 않는데, Certus-NX는 단 3ms에 응답한다. 또한 래티스는 고객들이 Caffe나 TensorFlow 툴을 사용해서 신경망을 개발할 수 있도록 SensAI 패키지를 제공한다. SensAI는 RTL 오버레이를 포함하므로 FPGA를 정수나 바이너리 연산을 사용한 신경망 추론 용으로 프로그램 할 수 있다.

맺음말

Certus-NX의 이점은 최종 제품을 향상시키는 것으로 이어진다. 극소형 6mm 패키지는 보드 디자인을 소형화하거나, 또는 남는 공간에 새로운 시스템 기능을 추가할 수 있다. 경쟁 FPGA 제품들은 10mm~13mm 패키지이면서 게이트 수도 더 적다. 소형 패키지임에도 불구하고 Certus-NX는 I/O 밀도가 더 높고 보드 디자이너들을 위해서 유연성을 높인다. 또한 고유의 FD-SOI 기술을 사용해서 표준 CMOS보다 훨씬 더 적은 전력을 소모하므로, 전력 요구량을 낮출 뿐만 아니라 면적을 절약할 수 있다.

또한 Certus-NX는 PCIe Gen2 및 기가비트 이더넷 용의 하드 블록 로직을 제공하므로, 널리 사용되는 이들 표준을 편리하게 구현할 수 있다. 유연한 I/O 핀은 최대 1.5Gbps로 동작하므로, 경쟁 FPGA들보다 더 빠르게 통신을 처리할 수 있다. 인터넷 연결 디바이스로 보안을 향상시키기 위해서 벌크 암호화 용의 AES와 인증 용의 타원 곡선(ECDSA)을 가속화하는 암호 블록을 포함한다.

이 블록은 외부적 구성 메모리를 검사해서 보안 부팅를 하기 위해서도 유용하다. 로직 셀이 100,000개 미만이면서 ECDSA 블록을 포함하는 FPGA로서 유일하다. Certus-NX는 또 경쟁 디바이스보다 10배 더 빠르게 초기화하므로, 최종 사용자들이 디바이스를 시작하기 위해서 기다려야 하는 시간을 단축한다.

또한 이들 새로운 FPGA는 ADC를 포함하므로 IoT 디자인으로 아날로그 센서를 처리할 수 있다. ADC와 함께 PWM 모드로 프로그래머블 출력을 결합하면 모터 제어에 사용하기에 적합하다. 또한 Certus-NX를 가속화기로 사용할 수 있다. 래티스의 SensAI 플랫폼을 사용해서 신경망을 구현하거나 로직 셀로 고객의 자체적인 알고리즘을 구현할 수 있다.

이러한 디자인의 경우에 FPGA를 소수의 핀들을 사용해서 고속 PCIe 링크를 통해서 호스트 프로세서로 직접 연결할 수 있다. FD-SOI는 소프트 오류에 대해서 견고하다는 점에서 Certus-NX는 항공우주 애플리케이션에도 적합하다. 다만 DSP 집중적 워크로드일 경우에 곱셈기 수가 더 적다.

Certus-NX는 Lattice Nexus 제품군의 두 번째 제품으로서, 더 다양한 애플리케이션으로 FD-SOI를 활용할 수 있도록 한다. 이들 범용 FPGA는 낮은 전력, 소형 패키지, 유연한 I/O를 특징으로 하며, PCIe Gen2, 기가비트 이더넷, 첨단 암호화를 지원한다. 스마트 홈, IoT, 컨슈머 네트워킹 같은 다양한 에지 애플리케이션에 사용하기에 적합하다. 모터 제어와 여타 아날로그 애플리케이션에도 사용할 수 있으며, AI와 알고리즘을 위한 전력 효율적인 가속화기를 구현할 수 있다. 그러므로 Lattice의 축적된 전문성을 바탕으로 경쟁 제품과 차별화되는 혁신적인 솔루션을 제공한다.


 저자 약력 

린리 그웬납(Linley Gwennap)은 The Linley Group의 수석 애널리스트이자 Microprocessor Report의 편집장이다. The Linley Group은 마이크로프로세서와 SoC 디자인에 대한 포괄적인 분석을 제공한다. 임베디드 프로세서, 모바일 프로세서, 서버 프로세서, AI 가속화기, IoT 프로세서, 프로세서 IP 코어, 이더넷 칩 등에 대해서 비즈니스 전략과 내부적 기술을 분석한다. www.linleygroup.com

<저작권자(c)스마트앤컴퍼니. 무단전재-재배포금지>


  •  홈페이지 보기
  •  트위터 보기
  •  페이스북 보기
  •  유투브 보기
  • 100자평 쓰기
  • 로그인

태그 검색
본문 검색
TOP